应用
从目前应用情况来看，采用两种或以上技术相结合的测试策略正成为发展趋势。
因为每一种技术都补偿另一技术的缺点：从将AXI技术和ICT技术结合起来测试的情况来看，一方面，X射线主要集中在焊点的质量。它可确认元件是否存在，但不能确认元件是否正确，方向和数值是否正确。另一方面，ICT可决定元件的方向和数值但不能决定焊接点是否可接受，特别是焊点在封装体底部的元件，如BGA、CSP等。随着AXI技术的发展，目前AXI系统和ICT系统可以“互相对话”，这种被称为“AwareTest”的技术能消除两者之间的重复测试部分。通过减小ICT/AXI多余的测试覆盖面可大大减小ICT的接点数量。这种简化的ICT测试只需原来测试接点数的30%就可以保持目前的高测试覆盖范围，而减少ICT测试接点数可缩短ICT测试时间、加快ICT编程并降低ICT夹具和编程费用。
在过去的两三年里，采用组合测试技术，特别是AXI/ICT组合测试复杂线路板的情况出现了惊人的增长，而且增长速度还在加快，因为有更多的行业领先生产厂家意识到了这项技术的优点并将其投入使用。(鲜飞) 测试技术介绍
AOI测试技术
AOI是近几年才兴起的一种新型测试技术，但发展较为迅速，目前很多厂家都推出了AOI测试设备。实施AOI有以下两类主要的目标：(1)最终品质(Endquality)。对产品走下生产线时的最终状态进行监控。AOI通常放置在生产线最末端。在这个位置，设备可以产生范围广泛的过程控制信息。(2)过程跟踪(Processtracking)。使用检查设备来监视生产过程。
虽然AOI可用于生产线上的多个位置，但有三个检查位置是主要的：(1)锡膏印刷之后。如果锡膏印刷过程满足要求，那么ICT发现的缺陷数量可大幅度地减少。(2)回流焊前。检查是在元件贴放在板上锡膏内之后和PCB送入回流炉之前完成的。这是一个典型放置检查机器的位置，因为这里可发现来自锡膏印刷以及机器贴放的大多数缺陷。(3)回流焊后。在SMT工艺过程的最后步骤进行检查，这是目前AOI最流行的选择，因为这个位置可发现全部的装配错误。
虽然各个位置可检测特殊缺陷，但AOI检查设备应放到一个可以尽早识别和改正最多缺陷的位置。
ICT测试技术
电气测试使用的最基本仪器是在线测试仪(ICT)，传统的在线测试仪测量时，使用专门的针床与已焊接好的线路板上的元器件接触，并用数百毫伏电压和10毫安以内电流进行分立隔离测试，从而精确地测出所装电阻、电感、电容、二极管、三极管、可控硅、场效应管、集成块等通用和特殊元器件的漏装、错装、参数值偏差、焊点连焊、线路板开短路等故障，并将故障是哪个元件或开短路位于哪个点准确告诉用户。针床式在线测试仪优点是测试速度快，适合于单一品种民用型家电线路板极大规模生产的测试，而且主机价格较便宜。但是随着线路板组装密度的提高，特别是细间距SMT组装以及新产品开发生产周期越来越短，线路板品种越来越多，针床式在线测试仪存在一些难以克服的问题：测试用针床夹具的制作、调试周期长、价格贵；对于一些高密度SMT线路板由于测试精度问题无法进行测试。
基本的ICT技术近年来不断改善。例如，当集成电路变得太大以至于不可能为相当的电路覆盖率提供探测目标时，ASIC工程师开发了边界扫描技术。边界扫描(boundaryscan)提供一个工业标准方法来确认在不允许探针的地方的元件连接。额外的电路设计到IC内面，允许元件以简单的方式与周围的元件通信，以一个容易检查的格式显示测试结果。
AXI测试技术
AXI是近几年才兴起的一种新型测试技术。当组装好的线路板(PCBA)沿导轨进入机器内部后，位于线路板上方有一X-Ray发射管，其发射的X射线穿过线路板后，被置于下方的探测器(一般为摄像机)接受，由于焊点中含有可以大量吸收X射线的铅，因此与穿过玻璃纤维、铜、硅等其它材料的X射线相比，照射在焊点上的X射线被大量吸收，而呈黑点产生良好图像，使得对焊点的分析变得相当直观，故简单的图像分析算法便可自动且可靠地检验焊点缺陷。
AXI技术已从以往的2D检验法发展到目前的3D检验法。前者为透射X射线检验法，对于单面板上的元件焊点可产生清晰的视像，但对于目前广泛使用的双面贴装线路板，效果就会很差，会使两面焊点的视像重叠而极难分辨。而3D检验法采用分层技术，即将光束聚焦到任何一层并将相应图像投射到一高速旋转的接受面上，由于接受面高速旋转使位于焦点处的图像非常清晰，而其它层上的图像则被消除，故3D检验法可对线路板两面的焊点独立成像。
3DX-Ray技术除了可以检验双面贴装线路板外，还可对那些不可见焊点如BGA等进行多层图像“切片”检测，即对BGA焊接连接处的顶部、中部和底部进行彻底检验。同时利用此方法还可测通孔(PTH)焊点，检查通孔中焊料是否充实，从而极大地提高焊点连接质量。
目前在电子组装测试领域中使用的测试技术种类繁多，常用的有手工视觉检查(MVI)、在线测试(ICT)、自动光学测试(AOI)、自动X射线测试(AXI)、功能测试(FT)等。由于电子组装行业的复杂性，很难界定哪些手段是组装业所必须的，哪些是不需要的，每种测试技术的应用领域和测试手段都不尽相同。本文重点介绍了AOI测试技术、ICT测试技术和AXI测试技术。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架 《中国电子报》
2007年5月12日星期六
自動光學測試儀
光學檢測設備
自動光學測試儀 ─ LASER VISION是一種用於SMD/THT PCB及零件焊錫前和焊錫後的光學式外觀檢查設備。它可作PCB上元件漏件、錯件(外觀比對)、錯位、極性反插及焊點(含短、開路)的檢查， 並可取代原本需要人工目視檢查的部份。
LASER VISION
係德國PRUFTECHNIK SCHNEIDER & KOCH原廠設計(ROHDE & SCHWARZ OEM廠)， 使用三次元自動光學檢測結構；除備有光學鏡頭作攝影成像外，更輔以激光量測裝置作零件高度測量， 強化檢測可靠度；此外，軟件採用先進影像分析技術及直覺式檢測編程設計，操作極易上手， 使用非常簡便，是您在生產線上作自動光學檢測的最佳選擇。
ICT +AOI達成100%PCB零件檢測自動光學測試儀(AOI)與傳統在線測試儀(In-Circuit Tester ─ ICT)具有互補的檢測功能。ICT的檢測速度快，並可對基板元件作電子式功能測試；而AOI則可針對ICT無法植針的基板作光學檢測。 在生產線上適當搭配ICT與AOI，來檢測精細零件及高密度零件組裝之PCB，可達趨近100%的檢測效果， 增強生產效率及品質可靠度。
LASER VISION
具有以下基本特性：
涵蓋所有元件(SMD和THT)焊錫前、焊錫後漏件、錯位及極性反差之檢查
所有元件(含fine pitch)之焊點檢查及各焊點間短路檢查(solder bridges)
驗證元件上刻印(包含激光蝕刻)文字、記號(Optical Character Verification ─ OCV)之錯件檢查
彈性模組化結構設計，可依特定測試需求選配相關功能模組(如：XY軸定位系統，攝影鏡頭數量，激光裝置及氣動控制裝置等等)
依生產線上不同的需求可在線(In line)或離線(Stand alone)應用。在線使用時可與生產線上現有設備連接，並由ATE系統作遠端控制 治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
自動光學測試儀 ─ LASER VISION是一種用於SMD/THT PCB及零件焊錫前和焊錫後的光學式外觀檢查設備。它可作PCB上元件漏件、錯件(外觀比對)、錯位、極性反插及焊點(含短、開路)的檢查， 並可取代原本需要人工目視檢查的部份。
LASER VISION
係德國PRUFTECHNIK SCHNEIDER & KOCH原廠設計(ROHDE & SCHWARZ OEM廠)， 使用三次元自動光學檢測結構；除備有光學鏡頭作攝影成像外，更輔以激光量測裝置作零件高度測量， 強化檢測可靠度；此外，軟件採用先進影像分析技術及直覺式檢測編程設計，操作極易上手， 使用非常簡便，是您在生產線上作自動光學檢測的最佳選擇。
ICT +AOI達成100%PCB零件檢測自動光學測試儀(AOI)與傳統在線測試儀(In-Circuit Tester ─ ICT)具有互補的檢測功能。ICT的檢測速度快，並可對基板元件作電子式功能測試；而AOI則可針對ICT無法植針的基板作光學檢測。 在生產線上適當搭配ICT與AOI，來檢測精細零件及高密度零件組裝之PCB，可達趨近100%的檢測效果， 增強生產效率及品質可靠度。
LASER VISION
具有以下基本特性：
涵蓋所有元件(SMD和THT)焊錫前、焊錫後漏件、錯位及極性反差之檢查
所有元件(含fine pitch)之焊點檢查及各焊點間短路檢查(solder bridges)
驗證元件上刻印(包含激光蝕刻)文字、記號(Optical Character Verification ─ OCV)之錯件檢查
彈性模組化結構設計，可依特定測試需求選配相關功能模組(如：XY軸定位系統，攝影鏡頭數量，激光裝置及氣動控制裝置等等)
依生產線上不同的需求可在線(In line)或離線(Stand alone)應用。在線使用時可與生產線上現有設備連接，並由ATE系統作遠端控制 治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
浅淡测试夹具制作的制作策略
作者
skyline82
来源
SMT论坛网
随着印刷线路板技术向多层、细线、小孔、高密度方向发展（其实已经来临并快速普及），线路板制造过程给测试领域也带来了新的挑战，下面我就几个方面谈谈本行业制造中测试的有关技术与策略。一．测试成本控制 就目前来讲，本行业的成品测试方法主要有：制作夹具测试（分复合式和专用型）、飞针测试、自动光学测试几种。测试成本主要是测试设备选择与制作材料的成本。1.设备选择与成本控制的关系。不同厂家有不同的订单结构，订单结构在很大程度上制约着设备选择。飞针测试最大的优点是市场反应速度快，成本特低，但检测速度慢，一般检测一个出货单元需三至十几分钟，适合测试样板和小批量订单。若是客户要求打样品，则可选择飞针测试，直到客户做批量订单时再改做夹具测试，这样免去了客户更改过程或撤销订单中夹具制作成本。2.从设计测试方法和工艺策略中节约成本。当设计一个测试方法和工艺策略时，必须考虑到无数的变量，这时就要根据不同的情况选择不同的测试方法与制作方法。一款高密度的pcb测试夹具与普通的pcb测试夹具制作费用悬殊是很大的（取决于探针大小与点数），普通的需几百元上千元，而常见高密度的则需几千元上万元甚至几万元，这时可考虑使用导电胶条代替昂贵的小探针。据我所知，一套直径0.45（四个零）的探针成本好像是十八元左右，一个BGA位通常有一百至三百个测试点。而使用导电胶一个BGA位只需一个气缸费用（一两百元）就可以了。但导电胶测试有个弊端，就是遇到独立的两个IC位短路是无法测试出来的，金板一般不会出现IC位短路，而锡板热风整平控制不好会有。制作夹具有时可考虑一个出货单元多次测试和多个单元一次测试，我经常遇到。如：一个SET里有九个unit，夹具材料费用是一万二千元左右，此批订单属小批量多型号客户，这时可选择做三个单元分三次测试。成本一下节约三分之二，也可保证交货时间。又例如：一批很大的订单交货期又短，出货单元太小不利于测试速度，这时可考虑在印阻焊前整板分排测试。还有遇到印有白色或黑色油墨在最终检测看不到修板的，则需测试两次以保证返修。这些都是测试成本控制的策略。如上述算来，理性的测试工艺技术在成本控制中所节约的成本是很惊人的！二．测试优化 其实在上面我已从成本方面出发提到了优化，其主要是成本优化与工艺设计方面优化，在这里我主要谈一下测试工具制作的优化。1.测试资料的制作。飞针测试资料比较简单，通常网络分析正确与否就是关键，其次测试点数与网络数多少决定检测时间，一般优化同一个网络的测试点数，对测试速度影响不大。而制作夹具的资料在制作要求上非常高，通常使用cam软件制作资料容易漏选点与多选点，遇到层数多的制作速度也会慢很多（我以前使用V2001软件选点，遇到6层板以上真的很头痛，为了不漏点就会多选点），目前很多大厂家都购买专用制作测试软件，制作测试速度会快很多，不用手工分点，而且检修也会快很多。2.测试治具的制作。测试治具制作也是一个繁琐的过程，从排料、钻孔后检查、绕线、放针到装机调试都需要细心和耐心，才能制作出高水准的治具出来。其中检查钻孔精度至关重要，遇到密集的小钻孔，钻偏一个孔可能导致整个治具拆卸重做，把好这一关是优化治具制作的关健。其次，可考虑将多个钻孔资料整合，尤其是钻导电胶时的资料整合，从而降低钻孔操作人员钻孔的复杂与繁琐性，减少错误。综述，测试的优化其实改善软件就能解决很多，另外提高技术人员的工程技术与技巧也会起到优化作用。三．模具制作常见问题与对策测试夹具制作过程中会出现一些常的问题，这时，就需要做出分析和解决方法。1.孔钻偏导致测试探针接触不到正确位置出现假开短路。 对策：通常这种情况会出现在小孔径上，在制作模具之前目检钻孔精度，看有无偏孔现象，发现有钻孔偏位的重新钻，用精度高的钻机钻孔。有条件的话可同红胶片一起钻出对照菲林检查有无偏孔。2.调试模具时发现漏选点。对策：用一块板或菲林拍在模具上，手工加钻漏选孔，加绕线到网络里重新读板调试。若漏选在密集孔处则这种方法难度很高。3.孔测点钻孔钻大导致探针接触不到焊环出现假开路。对策：若只有少数的几个，可用实物塞住原来的钻孔，再手工钻出合适的孔径。此方法同样适用于客户资料出现变更而少数测点变更，可免去重新制作。4.测试点数太多测试机无法测试对策：分网络做两个夹具测两次。5.有导电胶条的模具出现假短路或很难PASS对策：检查导电胶是否使用时间过久出现扁、歪（一般都是此种原因），更换导电胶条。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
skyline82
来源
SMT论坛网
随着印刷线路板技术向多层、细线、小孔、高密度方向发展（其实已经来临并快速普及），线路板制造过程给测试领域也带来了新的挑战，下面我就几个方面谈谈本行业制造中测试的有关技术与策略。一．测试成本控制 就目前来讲，本行业的成品测试方法主要有：制作夹具测试（分复合式和专用型）、飞针测试、自动光学测试几种。测试成本主要是测试设备选择与制作材料的成本。1.设备选择与成本控制的关系。不同厂家有不同的订单结构，订单结构在很大程度上制约着设备选择。飞针测试最大的优点是市场反应速度快，成本特低，但检测速度慢，一般检测一个出货单元需三至十几分钟，适合测试样板和小批量订单。若是客户要求打样品，则可选择飞针测试，直到客户做批量订单时再改做夹具测试，这样免去了客户更改过程或撤销订单中夹具制作成本。2.从设计测试方法和工艺策略中节约成本。当设计一个测试方法和工艺策略时，必须考虑到无数的变量，这时就要根据不同的情况选择不同的测试方法与制作方法。一款高密度的pcb测试夹具与普通的pcb测试夹具制作费用悬殊是很大的（取决于探针大小与点数），普通的需几百元上千元，而常见高密度的则需几千元上万元甚至几万元，这时可考虑使用导电胶条代替昂贵的小探针。据我所知，一套直径0.45（四个零）的探针成本好像是十八元左右，一个BGA位通常有一百至三百个测试点。而使用导电胶一个BGA位只需一个气缸费用（一两百元）就可以了。但导电胶测试有个弊端，就是遇到独立的两个IC位短路是无法测试出来的，金板一般不会出现IC位短路，而锡板热风整平控制不好会有。制作夹具有时可考虑一个出货单元多次测试和多个单元一次测试，我经常遇到。如：一个SET里有九个unit，夹具材料费用是一万二千元左右，此批订单属小批量多型号客户，这时可选择做三个单元分三次测试。成本一下节约三分之二，也可保证交货时间。又例如：一批很大的订单交货期又短，出货单元太小不利于测试速度，这时可考虑在印阻焊前整板分排测试。还有遇到印有白色或黑色油墨在最终检测看不到修板的，则需测试两次以保证返修。这些都是测试成本控制的策略。如上述算来，理性的测试工艺技术在成本控制中所节约的成本是很惊人的！二．测试优化 其实在上面我已从成本方面出发提到了优化，其主要是成本优化与工艺设计方面优化，在这里我主要谈一下测试工具制作的优化。1.测试资料的制作。飞针测试资料比较简单，通常网络分析正确与否就是关键，其次测试点数与网络数多少决定检测时间，一般优化同一个网络的测试点数，对测试速度影响不大。而制作夹具的资料在制作要求上非常高，通常使用cam软件制作资料容易漏选点与多选点，遇到层数多的制作速度也会慢很多（我以前使用V2001软件选点，遇到6层板以上真的很头痛，为了不漏点就会多选点），目前很多大厂家都购买专用制作测试软件，制作测试速度会快很多，不用手工分点，而且检修也会快很多。2.测试治具的制作。测试治具制作也是一个繁琐的过程，从排料、钻孔后检查、绕线、放针到装机调试都需要细心和耐心，才能制作出高水准的治具出来。其中检查钻孔精度至关重要，遇到密集的小钻孔，钻偏一个孔可能导致整个治具拆卸重做，把好这一关是优化治具制作的关健。其次，可考虑将多个钻孔资料整合，尤其是钻导电胶时的资料整合，从而降低钻孔操作人员钻孔的复杂与繁琐性，减少错误。综述，测试的优化其实改善软件就能解决很多，另外提高技术人员的工程技术与技巧也会起到优化作用。三．模具制作常见问题与对策测试夹具制作过程中会出现一些常的问题，这时，就需要做出分析和解决方法。1.孔钻偏导致测试探针接触不到正确位置出现假开短路。 对策：通常这种情况会出现在小孔径上，在制作模具之前目检钻孔精度，看有无偏孔现象，发现有钻孔偏位的重新钻，用精度高的钻机钻孔。有条件的话可同红胶片一起钻出对照菲林检查有无偏孔。2.调试模具时发现漏选点。对策：用一块板或菲林拍在模具上，手工加钻漏选孔，加绕线到网络里重新读板调试。若漏选在密集孔处则这种方法难度很高。3.孔测点钻孔钻大导致探针接触不到焊环出现假开路。对策：若只有少数的几个，可用实物塞住原来的钻孔，再手工钻出合适的孔径。此方法同样适用于客户资料出现变更而少数测点变更，可免去重新制作。4.测试点数太多测试机无法测试对策：分网络做两个夹具测两次。5.有导电胶条的模具出现假短路或很难PASS对策：检查导电胶是否使用时间过久出现扁、歪（一般都是此种原因），更换导电胶条。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
ict治具软件介绍 CodeCAM ICT Analyse
CodeCAM ICT Analyse 又称为测试分析软件,其处理Gerber File 的过程和结果与CodeCAM ICT治具软件完全相同,事实上采用CodeCAM ICT治具软件的治具厂都有能力为用户出测试分析报告;不同之处在于,如果工厂自备了测试分析软件,可以在试产前对设计进行可测试性分析,在试产前发现并纠正试产才能发现的问题,这是提升品质及降低成本的有效方法.
500){this.resized=true;this.style.width=500;}" border=0>
功能介绍：
接受Gerber file文件：可读取各种格式的Gerber file文件。
清晰的图形处理：旋转、翻转、移动、对齐、放大、缩小。任意图形元素的增加、删除、编辑、修改。
线转焊盘：可以使各种形状的线焊盘都可以快速、正确的转成焊盘。
自动选点：由系统设置选点的优先顺序，电脑会自动选择每条网络箔上最好、最优的焊盘作为测试点，也可人工修改、增减测试点。
优良的网络显示功能:因从图形中提取网络，则可在软件中可显示任意一条网络或多条网络。
自动生成点号图：按照客户对治具设置开始号及编号规则自动编号，自动排序.
Pin search：字符提取，元件扫描，用户进行顺序检查，对元件编程提取针号。
生成可测率报告。 治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
500){this.resized=true;this.style.width=500;}" border=0>
功能介绍：
接受Gerber file文件：可读取各种格式的Gerber file文件。
清晰的图形处理：旋转、翻转、移动、对齐、放大、缩小。任意图形元素的增加、删除、编辑、修改。
线转焊盘：可以使各种形状的线焊盘都可以快速、正确的转成焊盘。
自动选点：由系统设置选点的优先顺序，电脑会自动选择每条网络箔上最好、最优的焊盘作为测试点，也可人工修改、增减测试点。
优良的网络显示功能:因从图形中提取网络，则可在软件中可显示任意一条网络或多条网络。
自动生成点号图：按照客户对治具设置开始号及编号规则自动编号，自动排序.
Pin search：字符提取，元件扫描，用户进行顺序检查，对元件编程提取针号。
生成可测率报告。 治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
ICT治具/ATE测试夹具制作所需资料
ICT治具/ATE测试夹具制作所需资料。为了准确、迅速地制作出高品质的测试夹具，希望各位尊敬的客户朋友能提供如下资料：ICT治具/ATE测试夹具制作所需资料： （1）空PCB板（Bare Board）： 1块 （2）实装板（Loaded Board）：1块 （3）材料表（BOM）：1份（4）原理图（Schematic）：1份 （5）联片图（Panel drawing）：1份（6）电脑选点所需资料格式： 《1》CAD file 1.Protel生成的ASCII码文件。（如：*.pcb等） 2.由Pads生成的ASCII码文件。（如：*.asc等） 3.由PowerPCB生成的ASCII码文件。（如：*.asc等） 4.由GenCAD生成的ASCII码文件。（如：*.cad等） 《2》Gerber file 1.D-code( Aperture file) 2.Component side layer( Top layer) 3.Solder side layer( Bottom layer) 4.Silk screen COMP layer 5.Silk screen solder layer 6.Solder mask COMP layer 7.Solder mask solder layer 8.SMD layer COMP side 9.SMD layer solder side 10.VCC plane layer 11.GND plane layer 12.Drill layer 13.Inner layer 注明：所有ICT/ATE治具的制作必须提供1-4项的资料，多层板（2层以上）治具制作还需提供第6项资料，多联板还需提供第5项资料 治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
测试自动化的未来
测试自动化的未来
饶骞 安捷伦科技
自动测试系统，无论是在航空航天和国防电子领域，还是在消费类电子产品的生产线测试和质量验证，都有着非常广泛的应用。由于自动测试技术的引入，不仅能提高测试效率，保证测试的准确性和可信度，减少由于人为原因造成的测量错误和误差，降低生产和测试成本，而且还可以对测试数据和结果进行信息化管理。无论是在整机，元器件或模块的指标和功能测试，老化及可靠性等测试中，自动测试技术都有着广泛的应用。
500){this.resized=true;this.style.width=500;}">
自动测试系统的建立，往往包括由于测试的一台或多台的仪器，主控计算机和测试软件，测试夹具以及系统总线。系统总线就像是中枢神经系统，负责控制指令和测试数据的传送。从历史上看，在自动测试领域，总线技术大概经历了从GPIB, VIX, PXI 几个阶段。
国际LXI 联盟 （LXI Consortium）曾经在众多系统集成商和工程师中作过调查，得到几乎一致的需求结论：首先要降低系统集成的成本和复杂性，采用容易使用的人机界面。其次在保证系统紧凑的同时要保证仪器的性能和兼容性，减少复杂的联线。希望在有多种高速的触发方式，高速的I/O，减少机箱和机架的空间的浪费，还要非常容易的发现系统的故障。在编程的时候希望使用自己最熟悉的软件。利用通用的PC 接口和总线，而不是昂贵的测试测量专用接口总线。
LXI (LAN eXtension for Instrument) 是成熟的以太网技术在测试自动化领域应用的拓展。其具体的设想是将非常成熟的以太网技术利用到自动测试系统中，以替代传统的测试总线技术，如VXI, PXI, GPIB等。目前已经得到绝大多数仪器行业的领先的厂家的支持。主要原因是：
·以太网、标准PC和软件在测试行业中的广泛使用，技术已经是非常成熟，而且得到众多计算机厂家不断的研发的投入和升级支持。 ·IEEE1588 网络同步标准的实施， 可以在实验室环境中得到纳秒级的时钟同步误差。 ·标准的网络接口已经极为普遍。
基于LXI 技术的仪器从几年前已经开始在市场上销售，LAN的最主要的作用是替代GPI。作为LXI标准的制定，要保证系统中所有LXI的单元能够在同一个网络中和平共处。 LXI标准要求LXI单元支持IEEE802.3 和TCP/IP标准，提供一个一致的应用方式以便于用户使用。这样，LXI就提供了一个新的自动测试系统的架构，从而克服传统的架构的复杂低效的控制方式。而基于LXI的仪器能够有更快的速度和更为简单的编程方式。安捷伦的第一台基于LXI的仪器出现在2003年，是20MHz 的函数发生器33220A，也是世界上第一台同时具备GPIB，USB 和 LAN 接口的仪器。我们称之为系统就绪（System Ready）的仪器。作为系统就绪的仪器，首先需要具备仪器的所用性能，更小的体积，更快的速度，备有通用的计算机接口，GPIB接口，网络服务器支持，IE游览器的操作等等。在近几年，安捷伦又陆续推出了众多的系统就绪的仪器，如N6700/N5700 系列电源，34980A 开关和测量单元。34980A 开关和测量单元是一套模块化的系统，达到了560个通道的最大测试能力，测量分辨率达到了61/2，而且可以配备不同的通用开关，射频和微波开关，数字通道，夺路模拟输出等等，在应用上可以替代很多的LXI/PIX的应用，而价格只有LXI/PXI的50-60%。如果将仪器的前面板和按键拿去，再进行简单的优化，将外部尺寸设计成标准的全机架宽度或半机架宽度，高度为标准的1U或整倍数，这样就构成了标准的LXI模块化仪器。
与传统的卡式仪器相比，LXI 模块化仪器具备了许多优势：
·可以保证仪器的全部性能。 ·集成更为方便，不需要专用的机箱和0槽计算机。 ·可以利用网络界面精心操作，无需编程和其他虚拟面板。 ·连结和使用更为方便，可以利用通用的软件进行系统编程。 ·非常容易实现校准计量和故障诊断。 ·灵活性强，可以作为系统仪器，也可以单独使用。
国际LXI协会初步将基于LXI的仪器分为以下三个等级：
·等级C：具有通过LAN的编程控制能力，可以与其他厂家的仪器很好的协同工作。 ·等级B：拥有等级C的一切能力，并且加上了IEEE1588 网络实践同步标准。 ·等级A：拥有登记B的一切能力，同时具备硬件触发能力。
总之，作为测试系统发展的未来，以太网将扮演重要的角色。在工业界，在未来几年中我们将看到更多的"混合系统"， 既包括基于GPIB仪器和机架的堆栈式系统，也有VXI, LXI, PXI的系统，或是他们的组合。LXI 技术以更低的成本提供更好的性能，兼容性和易用性。
作者介绍：饶骞现任安捷伦科技电子测量事业部系统仪器的亚太地区市场开发经理。饶骞于1997年加入惠普公司仪器部，1999年转入安捷伦公司负责亚太地区市场中心工作，历任教育项目开发经理，逻辑分析仪产品线市场经理，通用产品市场经理，分销市场开发经理和系统仪器市场开发经理。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
信息来源:中电网
饶骞 安捷伦科技
自动测试系统，无论是在航空航天和国防电子领域，还是在消费类电子产品的生产线测试和质量验证，都有着非常广泛的应用。由于自动测试技术的引入，不仅能提高测试效率，保证测试的准确性和可信度，减少由于人为原因造成的测量错误和误差，降低生产和测试成本，而且还可以对测试数据和结果进行信息化管理。无论是在整机，元器件或模块的指标和功能测试，老化及可靠性等测试中，自动测试技术都有着广泛的应用。
500){this.resized=true;this.style.width=500;}">
自动测试系统的建立，往往包括由于测试的一台或多台的仪器，主控计算机和测试软件，测试夹具以及系统总线。系统总线就像是中枢神经系统，负责控制指令和测试数据的传送。从历史上看，在自动测试领域，总线技术大概经历了从GPIB, VIX, PXI 几个阶段。
国际LXI 联盟 （LXI Consortium）曾经在众多系统集成商和工程师中作过调查，得到几乎一致的需求结论：首先要降低系统集成的成本和复杂性，采用容易使用的人机界面。其次在保证系统紧凑的同时要保证仪器的性能和兼容性，减少复杂的联线。希望在有多种高速的触发方式，高速的I/O，减少机箱和机架的空间的浪费，还要非常容易的发现系统的故障。在编程的时候希望使用自己最熟悉的软件。利用通用的PC 接口和总线，而不是昂贵的测试测量专用接口总线。
LXI (LAN eXtension for Instrument) 是成熟的以太网技术在测试自动化领域应用的拓展。其具体的设想是将非常成熟的以太网技术利用到自动测试系统中，以替代传统的测试总线技术，如VXI, PXI, GPIB等。目前已经得到绝大多数仪器行业的领先的厂家的支持。主要原因是：
·以太网、标准PC和软件在测试行业中的广泛使用，技术已经是非常成熟，而且得到众多计算机厂家不断的研发的投入和升级支持。 ·IEEE1588 网络同步标准的实施， 可以在实验室环境中得到纳秒级的时钟同步误差。 ·标准的网络接口已经极为普遍。
基于LXI 技术的仪器从几年前已经开始在市场上销售，LAN的最主要的作用是替代GPI。作为LXI标准的制定，要保证系统中所有LXI的单元能够在同一个网络中和平共处。 LXI标准要求LXI单元支持IEEE802.3 和TCP/IP标准，提供一个一致的应用方式以便于用户使用。这样，LXI就提供了一个新的自动测试系统的架构，从而克服传统的架构的复杂低效的控制方式。而基于LXI的仪器能够有更快的速度和更为简单的编程方式。安捷伦的第一台基于LXI的仪器出现在2003年，是20MHz 的函数发生器33220A，也是世界上第一台同时具备GPIB，USB 和 LAN 接口的仪器。我们称之为系统就绪（System Ready）的仪器。作为系统就绪的仪器，首先需要具备仪器的所用性能，更小的体积，更快的速度，备有通用的计算机接口，GPIB接口，网络服务器支持，IE游览器的操作等等。在近几年，安捷伦又陆续推出了众多的系统就绪的仪器，如N6700/N5700 系列电源，34980A 开关和测量单元。34980A 开关和测量单元是一套模块化的系统，达到了560个通道的最大测试能力，测量分辨率达到了61/2，而且可以配备不同的通用开关，射频和微波开关，数字通道，夺路模拟输出等等，在应用上可以替代很多的LXI/PIX的应用，而价格只有LXI/PXI的50-60%。如果将仪器的前面板和按键拿去，再进行简单的优化，将外部尺寸设计成标准的全机架宽度或半机架宽度，高度为标准的1U或整倍数，这样就构成了标准的LXI模块化仪器。
与传统的卡式仪器相比，LXI 模块化仪器具备了许多优势：
·可以保证仪器的全部性能。 ·集成更为方便，不需要专用的机箱和0槽计算机。 ·可以利用网络界面精心操作，无需编程和其他虚拟面板。 ·连结和使用更为方便，可以利用通用的软件进行系统编程。 ·非常容易实现校准计量和故障诊断。 ·灵活性强，可以作为系统仪器，也可以单独使用。
国际LXI协会初步将基于LXI的仪器分为以下三个等级：
·等级C：具有通过LAN的编程控制能力，可以与其他厂家的仪器很好的协同工作。 ·等级B：拥有等级C的一切能力，并且加上了IEEE1588 网络实践同步标准。 ·等级A：拥有登记B的一切能力，同时具备硬件触发能力。
总之，作为测试系统发展的未来，以太网将扮演重要的角色。在工业界，在未来几年中我们将看到更多的"混合系统"， 既包括基于GPIB仪器和机架的堆栈式系统，也有VXI, LXI, PXI的系统，或是他们的组合。LXI 技术以更低的成本提供更好的性能，兼容性和易用性。
作者介绍：饶骞现任安捷伦科技电子测量事业部系统仪器的亚太地区市场开发经理。饶骞于1997年加入惠普公司仪器部，1999年转入安捷伦公司负责亚太地区市场中心工作，历任教育项目开发经理，逻辑分析仪产品线市场经理，通用产品市场经理，分销市场开发经理和系统仪器市场开发经理。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
信息来源:中电网
高速PCB互连设计中的测试技术
互连设计技术包括测试、仿真以及各种相关标准，其中测试是验证各种仿真分析结果的方法和手段。优秀的测试方法和手段是保证互连设计分析的必要条件，对于传统的信号波形测试，主要应当关注的是探头引线的长度，避免Pigtail引入不必要的噪声。本文主要讨论互连测试技术的新应用及其发展。
500){this.resized=true;this.style.width=500;}" align=right border=0>
图1：0.1uF电容阻抗曲线。
近些年，随着信号速率的不断提升，测试对象出现了显著的变化，不再仅仅局限于传统的利用示波器测试信号波形，电源地噪声、同步开关噪声(SSN)、抖动(Jitter)逐渐成为互连设计工程师的关注重点，一些射频领域的仪器已被应用于互连设计。互连设计中常用的测试仪器包括频谱分析仪、网络分析仪、示波器以及这些仪器所使用的各种探头和夹具，为了适应不断提高的信号速率，这些测试仪器的使用方法发生了显著的变化。本文以这些测试仪器为工具，主要从以下几个方面介绍近年来互连设计测试技术的发展。
1． 测试的校准方法 2． 无源器件的建模方法 3． 电源完整性测试 4． 时钟信号抖动的测试方法
在文章的最后，还将结合刚刚结束的DesignCon2005大会对未来测试技术的发展作简要介绍。
校准方法
在三种常用的测试仪器中，网络分析仪的校准方法最为严谨，频谱分析仪次之，示波器的校准方法最为简单。因此，我们这里主要讨论网络分析仪的校准方法。网络分析仪常用的校准方法有三种，Thru、TRL和SOLT。三种方法的特性如表1所示。
500){this.resized=true;this.style.width=500;}" align=left border=0>
表1：网络分析仪常用的校准方法有三种，Thru、TRL和SOLT。
Thru的实质是归一化，校准时网络分析仪记录夹具的测试结果(S21_C)，在实际测试中，直接将测试结果(S21_M)与S21_C相除，即得到待测件的测试结果(S21_A)。Thru校准忽略了测试夹具中的不匹配造成的反射以及空间中的电磁耦合，因此，它的校准精度最低。在仅测试S21，而且测试精度要求不高的情况下可以使用该校准方式。
在PCB等非Coaxial结构中，有时需要对走线、过孔、连接器等的特性做测试。在这种情况下，测试仪器供应商没有提供标准校准件，而且测试人员也很难在测试校准端口做出良好的开路、短路、匹配负载等校准件，因此，不能做传统的SOLT校准。利用TRL校准的优点是不需要标准校准件，可以将测试校准端口延伸至所需要的位置。目前TRL校准在PCB结构测试中的使用已经比较广泛。
SOLT通常被认为是标准的校准方法，校准模型中共有12个校准误差参数，通过使用短路、开路、负载和直通对各种误差做校准计算。由于测试仪器供应商通常仅提供Coaxial校准件，所以在非Coaxial结构，无法使用SOLT校准方法。
以上三种校准方法都可以利用信号流图的方式做详细的分析，其中各个误差参数在信号流图中均有对应参数。通过信号流图，可以很清楚的了解各种校准方法的误差敏感度，从而了解实际测试的误差范围。这里需要提出的一点是，即使是标准的SOLT校准方法，在校准模型中也忽略了五个误差参数。通常情况下，这五个误差参数不会影响校准精度。但在使用时如果不注意校准夹具的设计，会出现无法校不准的现象。
频谱分析仪内部提供一个标准源供校准使用，校准时只需要将内部标准源通过测试夹具与输入端口相连即可，校准所需时间约为10分钟。示波器的校准则更为简单，将探头连接至内部标准源，确认即可，校准所需时间约为1分钟。
无源器件的测试和建模
随着信号速率的不断升高，无源器件在信号链路中的作用越来越重要，系统性能仿真分析准确与否，往往决定于无源器件的模型精度。因此，无源器件的测试和建模逐渐成为各个设备供应商的互连设计中的重要组成部分。常用的无源器件有以下几种：
1． 连接器 2． PCB走线及过孔 3． 电容 4． 电感(磁珠)
在高速信号完整性设计中，连接器对信号链路的影响最大。对于经常使用的高速连接器，通常的做法是按照TRL校准方法做校准夹具，对连接器进行测试建模，供仿真分析使用。PCB走线及过孔的测试建模方法与连接器相类似，也使用TRL校准将测试端口移至所需位置，然后测试建模。
500){this.resized=true;this.style.width=500;}" align=right border=0>
图2：某单板电源阻抗特性。
电容模型在信号完整性分析中有应用，更主要的应用在电源完整性分析中。业界常用的电容建模仪器是阻抗分析仪和网络分析仪，分别适用于不同频段，阻抗分析仪适用于低频段，网络分析仪适用于高频段。如果具体实际测试中使用网络分析仪做电源完整性测试，建议在电容建模的全频段均使用网络分析仪，以保证建模和应用的一致性。由于电容的阻抗较小，在使用网络分析仪建模时，通常使用并联方式。目前业界在电容建模中没有解决的问题是如何消除夹具与电容之间的互耦，以减小夹具对建模结果的影响。
在传统的电源设计中，经常会使用电感(磁珠)对电源做隔离，以减小噪声干扰。而实际设计中，经常会出现去除隔离电感(磁珠)，电源地噪声反而减小。这是由于电感(磁珠)与其它滤波器件产生谐振。为了避免这种情况的发生，有必要对电感(磁珠)建模并仿真以避免谐振。业界常用的电感(磁珠)建模方式也是采用网络分析仪，具体方法与电容建模相类似，不同之处在于电感(磁珠)建模时采用串联方式，电容建模时采用并联方式。
上面的几种无源器件的建模主要应用在信号完整性和电源完整性方面，近些年EMI的仿真分析正逐步发展，关于EMI无源器件的测试建模也逐渐成为互连设计的重点。如图1所示为电容的阻抗曲线。
电源完整性测试
随着芯片功率不断升高，工作电压不断降低，电源地噪声逐渐成为互连设计中关注的对象。从测试对象的角度，电源完整性测试可分为两步分，电源系统特性测试和电源地噪声测试。前者是对系统供电部分性能的测试(无源测试)，后者是直接测试系统工作时的电源地噪声(有源测试)，同步开关噪声也可归类为电源地噪声。
测试电源系统性能时，通常使用网络分析仪，测试对象是电源系统的Self-Impedance和Transfer-Impedance。一般情况下，电源系统的阻抗均远小于网络分析仪系统阻抗(50欧姆)，所以测试时只要做直通校准就可以了，利用公式S21=Z/25就可以得到电源系统的阻抗。图2所示为某单板电源阻抗特性。
测试电源地噪声可以使用频谱分析仪和示波器，频谱分析仪的输入端口不能接入直流分量，因此在测试电源地噪声时，必须在测试夹具中串连DC-Blocking。频谱分析仪的输入阻抗为50欧姆，电源地网络的阻抗一般为毫欧姆级，所以，测试夹具不会对待测系统产生影响。示波器的输入阻抗随设置的不同而改变，以泰克公司的TDS784为例，其低频截至频率随耦合方式和系统阻抗变化而变化，如表2所示。
上面所描述的方法都是测试单板上的电源地噪声，而真正影响芯片工作的是芯片内的电源地噪声，这时需要借助同步开关噪声测试来确定芯片内的电源地噪声。设芯片有N个IO端口，令其中一个保持静止，另外N-1个同时翻转，测试静止网络上的信号波形，即同步开关噪声。同步开关噪声中既包括电源地噪声，也包括封装内不同信号之间的串扰，目前没有办法将二者完全区分开。
500){this.resized=true;this.style.width=500;}" align=left border=0>
表2：示波器输入阻抗随设置而改变。
时钟信号抖动的测试
在一些高端产品中，抖动逐渐成为影响产品性能的重要指标，这里仅对如何利用频谱分析仪测试时钟信号抖动及问题定位做简单介绍，关于数据信号的抖动测试暂不涉及。
在大多数系统中，时钟都是由晶振或锁相环产生。时钟信号的抖动测试比较简单，不需要高端的测试仪器，使用常用的频谱分析仪就可以做问题定位。理想的时钟信号的频谱是干净的离散频谱，仅在时钟频率的倍频上有分量。如果时钟信号出现抖动，在这些倍频的附近会出现旁瓣，抖动大小与这些旁瓣的功率大小成正比。
利用频谱分析仪测试时钟抖动的具体方法是在时钟信号链路上任意找一个可测试点，将该点信号通过DC-Blocking连接至频谱分析仪，观察测试结果。由于测试夹具是线性系统，因此，不必担心产生新的频谱分量。前面提到时钟都是由晶振或锁相环产生，在这种情况下，引入时钟抖动的重要原因是晶振或锁相环的电源噪声。利用前面介绍的方法测试所得的晶振或锁相环的电源噪声，与时钟频谱中的旁瓣做对比，基本可以确定出导致时钟抖动的原因。问题的解决办法是根据时钟频谱旁瓣，重新设计晶振或锁相环的滤波电路，在一般情况下，这些问题可以通过合理选择滤波电容解决。
DesignCon2005的技术方向
DesignCon是每年互连技术领域的第一次大会，每年的大会上在今年DesignCon2005中，主要有以下一些技术发展趋势：
1． 单纯的电源完整性的仿真与测试在业界已经有很多应用，不再是分析工作中的难点。 2． 电容和电感(磁珠)的建模已经在业界推广，其方法已经较为完善。 3． 互连设计的重点向封装移动，板级分析已经较为成熟，同步开关噪声的仿真与测试逐渐成为业界关注的问题。 4． 抖动(Jitter)的测试方法及标准逐渐成为业界关注的问题，大会上有多家测试设备供应商推出自己的抖动分析仪。
总结
本文简要的对目前互连设计领域的测试对象和测试方法做了简要的介绍。随着信号速率的不断提高，逐渐出现一些新的测试内容，其中包括电源地噪声、无源器件建模、抖动等内容。作者根据自己的工作经验，提出了对于这些新的测试内容的测试方法。在传统的信号波形测试中，主要应考虑减小地线长度，以避免Pigtail耦合入噪声，降低测试精度。在未来的互连设计中，由于信号工作频率提升，工作重点将向芯片封装转移，相关的测试和建模技术将成为工作重点。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
测试夹具
作者：张坤 华为技术有限公司 Email: zhang_kun@huawei.com
500){this.resized=true;this.style.width=500;}" align=right border=0>
图1：0.1uF电容阻抗曲线。
近些年，随着信号速率的不断提升，测试对象出现了显著的变化，不再仅仅局限于传统的利用示波器测试信号波形，电源地噪声、同步开关噪声(SSN)、抖动(Jitter)逐渐成为互连设计工程师的关注重点，一些射频领域的仪器已被应用于互连设计。互连设计中常用的测试仪器包括频谱分析仪、网络分析仪、示波器以及这些仪器所使用的各种探头和夹具，为了适应不断提高的信号速率，这些测试仪器的使用方法发生了显著的变化。本文以这些测试仪器为工具，主要从以下几个方面介绍近年来互连设计测试技术的发展。
1． 测试的校准方法 2． 无源器件的建模方法 3． 电源完整性测试 4． 时钟信号抖动的测试方法
在文章的最后，还将结合刚刚结束的DesignCon2005大会对未来测试技术的发展作简要介绍。
校准方法
在三种常用的测试仪器中，网络分析仪的校准方法最为严谨，频谱分析仪次之，示波器的校准方法最为简单。因此，我们这里主要讨论网络分析仪的校准方法。网络分析仪常用的校准方法有三种，Thru、TRL和SOLT。三种方法的特性如表1所示。
500){this.resized=true;this.style.width=500;}" align=left border=0>
表1：网络分析仪常用的校准方法有三种，Thru、TRL和SOLT。
Thru的实质是归一化，校准时网络分析仪记录夹具的测试结果(S21_C)，在实际测试中，直接将测试结果(S21_M)与S21_C相除，即得到待测件的测试结果(S21_A)。Thru校准忽略了测试夹具中的不匹配造成的反射以及空间中的电磁耦合，因此，它的校准精度最低。在仅测试S21，而且测试精度要求不高的情况下可以使用该校准方式。
在PCB等非Coaxial结构中，有时需要对走线、过孔、连接器等的特性做测试。在这种情况下，测试仪器供应商没有提供标准校准件，而且测试人员也很难在测试校准端口做出良好的开路、短路、匹配负载等校准件，因此，不能做传统的SOLT校准。利用TRL校准的优点是不需要标准校准件，可以将测试校准端口延伸至所需要的位置。目前TRL校准在PCB结构测试中的使用已经比较广泛。
SOLT通常被认为是标准的校准方法，校准模型中共有12个校准误差参数，通过使用短路、开路、负载和直通对各种误差做校准计算。由于测试仪器供应商通常仅提供Coaxial校准件，所以在非Coaxial结构，无法使用SOLT校准方法。
以上三种校准方法都可以利用信号流图的方式做详细的分析，其中各个误差参数在信号流图中均有对应参数。通过信号流图，可以很清楚的了解各种校准方法的误差敏感度，从而了解实际测试的误差范围。这里需要提出的一点是，即使是标准的SOLT校准方法，在校准模型中也忽略了五个误差参数。通常情况下，这五个误差参数不会影响校准精度。但在使用时如果不注意校准夹具的设计，会出现无法校不准的现象。
频谱分析仪内部提供一个标准源供校准使用，校准时只需要将内部标准源通过测试夹具与输入端口相连即可，校准所需时间约为10分钟。示波器的校准则更为简单，将探头连接至内部标准源，确认即可，校准所需时间约为1分钟。
无源器件的测试和建模
随着信号速率的不断升高，无源器件在信号链路中的作用越来越重要，系统性能仿真分析准确与否，往往决定于无源器件的模型精度。因此，无源器件的测试和建模逐渐成为各个设备供应商的互连设计中的重要组成部分。常用的无源器件有以下几种：
1． 连接器 2． PCB走线及过孔 3． 电容 4． 电感(磁珠)
在高速信号完整性设计中，连接器对信号链路的影响最大。对于经常使用的高速连接器，通常的做法是按照TRL校准方法做校准夹具，对连接器进行测试建模，供仿真分析使用。PCB走线及过孔的测试建模方法与连接器相类似，也使用TRL校准将测试端口移至所需位置，然后测试建模。
500){this.resized=true;this.style.width=500;}" align=right border=0>
图2：某单板电源阻抗特性。
电容模型在信号完整性分析中有应用，更主要的应用在电源完整性分析中。业界常用的电容建模仪器是阻抗分析仪和网络分析仪，分别适用于不同频段，阻抗分析仪适用于低频段，网络分析仪适用于高频段。如果具体实际测试中使用网络分析仪做电源完整性测试，建议在电容建模的全频段均使用网络分析仪，以保证建模和应用的一致性。由于电容的阻抗较小，在使用网络分析仪建模时，通常使用并联方式。目前业界在电容建模中没有解决的问题是如何消除夹具与电容之间的互耦，以减小夹具对建模结果的影响。
在传统的电源设计中，经常会使用电感(磁珠)对电源做隔离，以减小噪声干扰。而实际设计中，经常会出现去除隔离电感(磁珠)，电源地噪声反而减小。这是由于电感(磁珠)与其它滤波器件产生谐振。为了避免这种情况的发生，有必要对电感(磁珠)建模并仿真以避免谐振。业界常用的电感(磁珠)建模方式也是采用网络分析仪，具体方法与电容建模相类似，不同之处在于电感(磁珠)建模时采用串联方式，电容建模时采用并联方式。
上面的几种无源器件的建模主要应用在信号完整性和电源完整性方面，近些年EMI的仿真分析正逐步发展，关于EMI无源器件的测试建模也逐渐成为互连设计的重点。如图1所示为电容的阻抗曲线。
电源完整性测试
随着芯片功率不断升高，工作电压不断降低，电源地噪声逐渐成为互连设计中关注的对象。从测试对象的角度，电源完整性测试可分为两步分，电源系统特性测试和电源地噪声测试。前者是对系统供电部分性能的测试(无源测试)，后者是直接测试系统工作时的电源地噪声(有源测试)，同步开关噪声也可归类为电源地噪声。
测试电源系统性能时，通常使用网络分析仪，测试对象是电源系统的Self-Impedance和Transfer-Impedance。一般情况下，电源系统的阻抗均远小于网络分析仪系统阻抗(50欧姆)，所以测试时只要做直通校准就可以了，利用公式S21=Z/25就可以得到电源系统的阻抗。图2所示为某单板电源阻抗特性。
测试电源地噪声可以使用频谱分析仪和示波器，频谱分析仪的输入端口不能接入直流分量，因此在测试电源地噪声时，必须在测试夹具中串连DC-Blocking。频谱分析仪的输入阻抗为50欧姆，电源地网络的阻抗一般为毫欧姆级，所以，测试夹具不会对待测系统产生影响。示波器的输入阻抗随设置的不同而改变，以泰克公司的TDS784为例，其低频截至频率随耦合方式和系统阻抗变化而变化，如表2所示。
上面所描述的方法都是测试单板上的电源地噪声，而真正影响芯片工作的是芯片内的电源地噪声，这时需要借助同步开关噪声测试来确定芯片内的电源地噪声。设芯片有N个IO端口，令其中一个保持静止，另外N-1个同时翻转，测试静止网络上的信号波形，即同步开关噪声。同步开关噪声中既包括电源地噪声，也包括封装内不同信号之间的串扰，目前没有办法将二者完全区分开。
500){this.resized=true;this.style.width=500;}" align=left border=0>
表2：示波器输入阻抗随设置而改变。
时钟信号抖动的测试
在一些高端产品中，抖动逐渐成为影响产品性能的重要指标，这里仅对如何利用频谱分析仪测试时钟信号抖动及问题定位做简单介绍，关于数据信号的抖动测试暂不涉及。
在大多数系统中，时钟都是由晶振或锁相环产生。时钟信号的抖动测试比较简单，不需要高端的测试仪器，使用常用的频谱分析仪就可以做问题定位。理想的时钟信号的频谱是干净的离散频谱，仅在时钟频率的倍频上有分量。如果时钟信号出现抖动，在这些倍频的附近会出现旁瓣，抖动大小与这些旁瓣的功率大小成正比。
利用频谱分析仪测试时钟抖动的具体方法是在时钟信号链路上任意找一个可测试点，将该点信号通过DC-Blocking连接至频谱分析仪，观察测试结果。由于测试夹具是线性系统，因此，不必担心产生新的频谱分量。前面提到时钟都是由晶振或锁相环产生，在这种情况下，引入时钟抖动的重要原因是晶振或锁相环的电源噪声。利用前面介绍的方法测试所得的晶振或锁相环的电源噪声，与时钟频谱中的旁瓣做对比，基本可以确定出导致时钟抖动的原因。问题的解决办法是根据时钟频谱旁瓣，重新设计晶振或锁相环的滤波电路，在一般情况下，这些问题可以通过合理选择滤波电容解决。
DesignCon2005的技术方向
DesignCon是每年互连技术领域的第一次大会，每年的大会上在今年DesignCon2005中，主要有以下一些技术发展趋势：
1． 单纯的电源完整性的仿真与测试在业界已经有很多应用，不再是分析工作中的难点。 2． 电容和电感(磁珠)的建模已经在业界推广，其方法已经较为完善。 3． 互连设计的重点向封装移动，板级分析已经较为成熟，同步开关噪声的仿真与测试逐渐成为业界关注的问题。 4． 抖动(Jitter)的测试方法及标准逐渐成为业界关注的问题，大会上有多家测试设备供应商推出自己的抖动分析仪。
总结
本文简要的对目前互连设计领域的测试对象和测试方法做了简要的介绍。随着信号速率的不断提高，逐渐出现一些新的测试内容，其中包括电源地噪声、无源器件建模、抖动等内容。作者根据自己的工作经验，提出了对于这些新的测试内容的测试方法。在传统的信号波形测试中，主要应考虑减小地线长度，以避免Pigtail耦合入噪声，降低测试精度。在未来的互连设计中，由于信号工作频率提升，工作重点将向芯片封装转移，相关的测试和建模技术将成为工作重点。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
测试夹具
作者：张坤 华为技术有限公司 Email: zhang_kun@huawei.com
Quantum推出支持CEA-861-C标准的视频测试仪器
视频测试产品供应商Quantum Data日前宣布，其880系列视频测试仪器支持消费电子协会CEA-861未压缩数字视频标准最新的“C”修订版。此次改进包括对52种新格式的支持，以及880系列仪器与高精度多媒体接口(HDMI)和扩展显示器识别数据(EDID)相容的测试功能的变化。
52种新格式现在储存于880系列仪器的格式库中，这使得测试最新的基本CEA格式集的所有变体成为可能。与EDID相容的测试功能现已根据最新的CEA-861-C EDID编码规则进行升级，该功能可提供网络环境中在线浏览、打印或发送的成功/失败报告。
该仪器可低成本地进行广泛的功能测试。这些测试是对在检测认证实验室(明显需配备更昂贵的测试仪器中进行的传输层测试的一个补充。测试内容涉及寻找像素错误、检查定时参数、核查像素数据值，以及进行源装置增强型扩展显示识别数字标准(E-EDID)识别能力测试。这些仪器模仿CEA-861-C源装置和转接装置的能力能够让高清晰度电视(HDTV)、机顶盒、播放器和转接器制造商相信：他们的高清晰度多媒体接口(HDMI)埠整合得很好且功能正常。 治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
52种新格式现在储存于880系列仪器的格式库中，这使得测试最新的基本CEA格式集的所有变体成为可能。与EDID相容的测试功能现已根据最新的CEA-861-C EDID编码规则进行升级，该功能可提供网络环境中在线浏览、打印或发送的成功/失败报告。
该仪器可低成本地进行广泛的功能测试。这些测试是对在检测认证实验室(明显需配备更昂贵的测试仪器中进行的传输层测试的一个补充。测试内容涉及寻找像素错误、检查定时参数、核查像素数据值，以及进行源装置增强型扩展显示识别数字标准(E-EDID)识别能力测试。这些仪器模仿CEA-861-C源装置和转接装置的能力能够让高清晰度电视(HDTV)、机顶盒、播放器和转接器制造商相信：他们的高清晰度多媒体接口(HDMI)埠整合得很好且功能正常。 治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
LXI构筑电子测试新平台
业内权威人士分析，目前，有三个趋势在推动测试行业的发展：第一，要有系统就绪的硬件，即模块化的产品，可以很快构建一个系统。第二，要有基于标准的与PC兼容的输入输出接口，以及输入、输出驱动程序，可以基于局域网，也可以基于互联网。
第三，要有灵活的软件解决方案，不论客户需要的是Excel界面、是文字界面都可以给客户灵活的选择。国际LXI(LAN eXtension for Instrument)联盟的产生，就是为了迎合这个变化。
LXI得到业内厂商广泛支持
安捷伦科技电子测量事业部系统仪器亚太地区市场经理饶骞告诉记者，自动测试系统一般包括用于测试的一台或多台仪器、主控计算机和测试软件、测试夹具以及系统总线。系统总线就像是中枢神经系统，负责控制指令和测试数据的传送。在自动测试领域，总线技术经历了从GPIB、VIX、PXI，直至目前的LXI这几个阶段。
饶骞说，LXI的出现绝不是偶然，它是成熟的以太网技术在测试自动化领域应用的拓展。其具体的设想是将非常成熟的以太网技术利用到自动测试系统中，以替代传统的测试总线技术。
国际LXI联盟曾经在众多系统集成商和工程师中做过调查，得到的结论几乎相同：首先是要降低系统集成的成本和复杂性，采用容易使用的人机界面。其次在保证系统紧凑的同时要保证仪器的性能和兼容性，减少复杂的连线。此外，还有一些要求，诸如希望有多种高速的触发方式，高速的I/O，减少机箱和机架空间的浪费，还要非常容易地发现系统的故障；在编程的时候希望使用自己最熟悉的软件；利用通用的PC接口和总线，而不是昂贵的测试测量专用接口总线。
LXI目前已经得到绝大多数电子仪器行业中领导厂商的支持。主要原因是：以太网、标准PC和软件在测试行业中的广泛使用，使其技术非常成熟，而且众多计算机厂家不断地在以太网方面加大研发及投入力度，并使之不断升级；IEEE1588网络同步标准的实施，可以在实验室环境中得到纳秒级的时钟同步误差；标准的网络接口已经极为普遍。这些因素使LXI技术的前景十分光明。
LXI模块化仪器具备诸多优势
饶骞介绍说，与传统的卡式仪器相比，LXI模块化仪器具备了许多优势：可以保证仪器的全部性能；集成更为方便，不需要专用的机箱和0槽计算机；可以利用网络界面精心操作，无需编程和其他虚拟面板；连接和使用更为方便，可以利用通用的软件进行系统编程；非常容易实现校准计量和故障诊断；灵活性强，可以作为系统仪器，也可以单独使用。
LAN的最主要的作用是替代GPIB，LXI标准的制定，要保证系统中所有LXI的单元能够在同一个网络中和平共处。LXI标准要求LXI单元支持IEEE802.3和TCP/IP标准，提供一个一致的应用方式以便于用户使用。这样，LXI就提供了一个新的自动测试系统的架构，从而克服传统的架构复杂低效的控制方式。而基于LXI的仪器能够有更快的速度和更为简单的编程方式。
基于LXI规范的产品相继问世
安捷伦科技中国通信产品中心总经理Gail Heck-Sweeney表示，为满足测试测量业的发展趋势，安捷伦现在主要提供三种解决方案，一种是系统就绪的解决方案。另一种是提供标准PC的输入输出接口。此外，安捷伦还非常重视软件，提供通用的软件模块。在安捷伦，我们把这叫做Agilent open，Open代表了安捷伦对解决用户系统问题的整体态度，主要包括系统就绪的仪器、PC标准的I/O以及开放的软件。利用Agilent Open的概念，工程师可以简化测试系统的构建过程，也可以简化产品生产的过程，令其成本更低。
她接着谈到，作为开放的PC标准的中央部分，局域网(LAN)成为了未来发展的基础。由于LAN取代了GPIB，其他接口要通过简单的I/O转换器实现相互连接。业界已经可以提供LAN到GPIB和USB到GPIB的转换器，有很多产品已经拥有内置的LAN接口。新的LXI规格提供的控制功能将进一步强化这些功能。另外，会有很多这些仪器的模块化小版本出现，用户可以使用与在研发中所使用的相同的指令。这将使从研发到制造的转换过程更加平滑有效。这个新的开放的架构将使用户更快地打开系统，并且在更小的空间中更快地运行，以便在更短的时间内完成整个项目。
10月12日，安捷伦科技在北京宣布，随着LXI联盟最新技术规范的发布，将陆续推出30种符合LXI标准的测量产品，这一行动对LXI仪器的发展起到了推波助澜的作用。Agilent电子测量部总裁Pat Byrne表示，LXI标准在为客户降低测试成本和部署全球测试战略上将起重要的作用。
而据记者了解，目前，除了安捷伦外，其他我们耳熟能详的测试测量仪器大公司，诸如泰克、R&S、安立等都已经着手进行符合LXI规范的测试仪器的开发，相信在不久的将来，一个开放的、具有更高兼容性和易用性的平台将在测试测量业大行其道。
相关链接
国际LXI联盟
国际LXI联盟是一个非赢利性的联盟，“L”代表是LAN(局域网)，“X”是它的扩展(eXtension)，“I”是代表仪器(Instrument)，LXI的意思是局域网的标准扩展到仪器里面去的联盟。
它是由VXI Technology Inc.和安捷伦发起的，旨在致力于测试测量自动化领域的LXI标准的建立和发展。目前已有包括绝大多数国际著名测试测量公司在内的37家公司成为其会员，如R&S、安立、泰克、吉时利等。
LXI仪器等级
国际LXI协会初步将基于LXI的仪器分为以下三个等级：
等级C：具有通过LAN的编程控制能力，可以与其他厂家的仪器很好地协同工作。
等级B：拥有等级C的一切能力，并且加上了IEEE1588网络实践同步标准。
等级A：拥有等级B的一切能力，同时具备硬件触发能力。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
第三，要有灵活的软件解决方案，不论客户需要的是Excel界面、是文字界面都可以给客户灵活的选择。国际LXI(LAN eXtension for Instrument)联盟的产生，就是为了迎合这个变化。
LXI得到业内厂商广泛支持
安捷伦科技电子测量事业部系统仪器亚太地区市场经理饶骞告诉记者，自动测试系统一般包括用于测试的一台或多台仪器、主控计算机和测试软件、测试夹具以及系统总线。系统总线就像是中枢神经系统，负责控制指令和测试数据的传送。在自动测试领域，总线技术经历了从GPIB、VIX、PXI，直至目前的LXI这几个阶段。
饶骞说，LXI的出现绝不是偶然，它是成熟的以太网技术在测试自动化领域应用的拓展。其具体的设想是将非常成熟的以太网技术利用到自动测试系统中，以替代传统的测试总线技术。
国际LXI联盟曾经在众多系统集成商和工程师中做过调查，得到的结论几乎相同：首先是要降低系统集成的成本和复杂性，采用容易使用的人机界面。其次在保证系统紧凑的同时要保证仪器的性能和兼容性，减少复杂的连线。此外，还有一些要求，诸如希望有多种高速的触发方式，高速的I/O，减少机箱和机架空间的浪费，还要非常容易地发现系统的故障；在编程的时候希望使用自己最熟悉的软件；利用通用的PC接口和总线，而不是昂贵的测试测量专用接口总线。
LXI目前已经得到绝大多数电子仪器行业中领导厂商的支持。主要原因是：以太网、标准PC和软件在测试行业中的广泛使用，使其技术非常成熟，而且众多计算机厂家不断地在以太网方面加大研发及投入力度，并使之不断升级；IEEE1588网络同步标准的实施，可以在实验室环境中得到纳秒级的时钟同步误差；标准的网络接口已经极为普遍。这些因素使LXI技术的前景十分光明。
LXI模块化仪器具备诸多优势
饶骞介绍说，与传统的卡式仪器相比，LXI模块化仪器具备了许多优势：可以保证仪器的全部性能；集成更为方便，不需要专用的机箱和0槽计算机；可以利用网络界面精心操作，无需编程和其他虚拟面板；连接和使用更为方便，可以利用通用的软件进行系统编程；非常容易实现校准计量和故障诊断；灵活性强，可以作为系统仪器，也可以单独使用。
LAN的最主要的作用是替代GPIB，LXI标准的制定，要保证系统中所有LXI的单元能够在同一个网络中和平共处。LXI标准要求LXI单元支持IEEE802.3和TCP/IP标准，提供一个一致的应用方式以便于用户使用。这样，LXI就提供了一个新的自动测试系统的架构，从而克服传统的架构复杂低效的控制方式。而基于LXI的仪器能够有更快的速度和更为简单的编程方式。
基于LXI规范的产品相继问世
安捷伦科技中国通信产品中心总经理Gail Heck-Sweeney表示，为满足测试测量业的发展趋势，安捷伦现在主要提供三种解决方案，一种是系统就绪的解决方案。另一种是提供标准PC的输入输出接口。此外，安捷伦还非常重视软件，提供通用的软件模块。在安捷伦，我们把这叫做Agilent open，Open代表了安捷伦对解决用户系统问题的整体态度，主要包括系统就绪的仪器、PC标准的I/O以及开放的软件。利用Agilent Open的概念，工程师可以简化测试系统的构建过程，也可以简化产品生产的过程，令其成本更低。
她接着谈到，作为开放的PC标准的中央部分，局域网(LAN)成为了未来发展的基础。由于LAN取代了GPIB，其他接口要通过简单的I/O转换器实现相互连接。业界已经可以提供LAN到GPIB和USB到GPIB的转换器，有很多产品已经拥有内置的LAN接口。新的LXI规格提供的控制功能将进一步强化这些功能。另外，会有很多这些仪器的模块化小版本出现，用户可以使用与在研发中所使用的相同的指令。这将使从研发到制造的转换过程更加平滑有效。这个新的开放的架构将使用户更快地打开系统，并且在更小的空间中更快地运行，以便在更短的时间内完成整个项目。
10月12日，安捷伦科技在北京宣布，随着LXI联盟最新技术规范的发布，将陆续推出30种符合LXI标准的测量产品，这一行动对LXI仪器的发展起到了推波助澜的作用。Agilent电子测量部总裁Pat Byrne表示，LXI标准在为客户降低测试成本和部署全球测试战略上将起重要的作用。
而据记者了解，目前，除了安捷伦外，其他我们耳熟能详的测试测量仪器大公司，诸如泰克、R&S、安立等都已经着手进行符合LXI规范的测试仪器的开发，相信在不久的将来，一个开放的、具有更高兼容性和易用性的平台将在测试测量业大行其道。
相关链接
国际LXI联盟
国际LXI联盟是一个非赢利性的联盟，“L”代表是LAN(局域网)，“X”是它的扩展(eXtension)，“I”是代表仪器(Instrument)，LXI的意思是局域网的标准扩展到仪器里面去的联盟。
它是由VXI Technology Inc.和安捷伦发起的，旨在致力于测试测量自动化领域的LXI标准的建立和发展。目前已有包括绝大多数国际著名测试测量公司在内的37家公司成为其会员，如R&S、安立、泰克、吉时利等。
LXI仪器等级
国际LXI协会初步将基于LXI的仪器分为以下三个等级：
等级C：具有通过LAN的编程控制能力，可以与其他厂家的仪器很好地协同工作。
等级B：拥有等级C的一切能力，并且加上了IEEE1588网络实践同步标准。
等级A：拥有等级B的一切能力，同时具备硬件触发能力。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
无线内窥镜专用芯片的FPGA验证及相关测试
无线内窥镜专用芯片的FPGA验证及相关测试
陈新凯a，谢翔a，秦豫a，李国林a，王志华b
(清华大学a.电子工程系；b.微电子所，北京100084)
摘 要：介绍了一种数字式无线内窥镜的系统方案及其胶囊内关键数模混合专用芯片的结构与功能，提出并实现了用于该数模混合专用芯片的FPGA验证系统及验证流程。为了进行芯片系统级低功耗设计，验证系统完成了体内硬件部分的能量测试。
关键词：无线内窥镜；数模混合专用芯片；FPGA验证系统；能量测试
中图分类号：TN407文献标识码：A文章编号：1003-353X(2005)09-0046-04
1 引言
医用内窥镜是用来检查消化道疾病的一种医疗器械。传统医用内窥镜使用光纤或电缆插入人体体腔内拍摄病征图像以供医生诊断。这样给病人带来很大的不适，对消化道的诊断存在着盲区，并有可能产生消化道伤损等并发症。无线内窥镜的出现[1]则克服了以上的缺点，给消化道疾病的诊断带来了便利。病人在吞服了胶囊状的无线内窥镜后，内窥镜采集体内消化道的图像，并把图像数据以无线的方式发送至体外，医生从图像中排查病征。
本文的数字式无线双向内窥镜系统[2,3]主要由体内内窥镜胶囊和体外无线数据收发器两大部分组成，如图1所示。体外的无线数据收发器通过USB口与PC相连，操作人员通过PC发出控制命令，控制命令以无线的方式传至体内，体内内窥镜胶囊接收到控制命令后开始采集图像或其他相应的操作。采集到的图像数据由体内数模混合集成电路处理后发送至体外的PC保存并显示。
500){this.resized=true;this.style.width=500;}">
2 数模混合专用芯片的结构及功能
在无线内窥镜系统中，体内内窥镜胶囊部分由数模混合专用芯片、图像传感器、LED、电池和微小天线组成。数模混合专用芯片的电路结构[4]如图2虚框内所示。其中数字基带部分完成图像采集处理功能和无线通信的控制功能；模拟部分完成射频收发的功能。
500){this.resized=true;this.style.width=500;}">
在系统工作时，专用芯片控制CMOS图像传感器与LED闪光灯采集图像，并将采集到的图像数据缓存在SRAM中；然后由无损图像压缩模块进行图像压缩，压缩后的数据经并串转换后进入信道编码模块进行分组编码后生成码流；最后由无线收发器以ASK的调制方式将数据发送至体外。
体内的图像数据发送完毕后，无线收发器将接收体外的控制命令数据。控制命令数据经信道解码和串并转换合成控制命令传给控制单元。控制单元再根据所接收到的控制命令对系统进行相应的操作。
当系统接收到体外的休眠命令或是在一定时间内无法接收到体外的控制命令时，能量管理模块将发出控制信号，通过控制单元使系统处于休眠状态，关闭不需要工作模块的时钟信号以节省功耗。
低功耗的数模混合专用芯片的设计是整个系统的关键。芯片数字部分的各项功能验证需要软硬件协同配合，同时也要考虑在无线通讯的一些随机参数对系统的影响。在芯片系统级低功耗设计时，还需要芯片的工作参数（如工作电流）作为设计参考。基于以上的考虑，建立一个与最终实用系统相类似的测试验证环境是最理想和最可靠的方法，因此我们为专用芯片设计了由软硬件组成的完整的FPGA验证平台。该平台不仅可以完成芯片设计不同阶段的验证工作，也可以完成系统级低功耗设计所需的能量测试，而且只要经过简单修改就可完成芯片的测试工作。
3 验证系统结构
无线内窥镜测试系统，由软件部分、体外硬件部分和体内硬件部分组成，见图3。其中软件部分是用VC编写的PC上的应用程序。它可以完成发送控制命令和接收显示图像的两部分功能。发送的控制命令可以完成对测试系统硬件部分的控制，同时可以从USB口接收图像数据并进行解压缩及插值处理，然后转换为bmp格式的图像显示并保存。
500){this.resized=true;this.style.width=500;}">
硬件系统由体外和体内两部分组成，见图4。体外的硬件系统由四个部分组成：Xilinx公司的xc2v1000FPGA，89C51MCU，Cypress公司的SL811HSUSB1.1控制器和XEMICS公司的XE1201射频收发器（或专用射频收发器）。其中FPGA负责射频收发器的数据传输控制和信道编解码，MCU负责控制USB控制器与PC的通信。
500){this.resized=true;this.style.width=500;}">
体内胶囊的硬件验证系统使用了Omvision公司的CMOS图像传感器OV7648，Xilinx公司的xc2v1000FPGA，XEMICS公司的XE1201射频收发器（或专用射频收发器）。
4 芯片验证流程
验证系统考虑了在不同设计阶段的验证要求，允许系统以不同的配置工作，以覆盖对设计流程中数字和模拟部分所有功能的验证。根据无线内窥镜系统的设计流程可将其验证工作分为两步。
4.1 数字基带的验证数字基带主要有两大功能，图像处理功能和无线通讯控制功能。验证系统以两种不同的配置来实现对两种功能的验证。 图像处理功能包括了硬件和软件的图像处理。在验证时，测试系统抛开了射频收发器，用硬连线直接连接体内体外两块FPGA进行基带通信调试，如图3中①所示。这样避免了未验证的无线通信功能中的不确定因素可能对图像数据造成的影响。
在验证无线通讯控制功能时，系统使用了商用的射频收发器XE1201，如图3中②所示。由于XE1201与我们设计的专用射频收发器具有类似的控制接口，因此适用于XE1201的无线收发器也可以适用于专用的射频收发器。
4.2 射频收发器的无线通信测试专用芯片所将要集成的射频收发机在2.4G的频带上使用ASK的调制方式，传输数据率可达1Mbps。在验证时，专用射频收发器尚未流片，故使用商用的射频收发器进行测试。由于所选的商用射频收发器的控制接口与专用射频收发器相类似，故验证的结果可以适用于专用射频收发器。
在通过商用射频收发器通信的测试以后，FPGA内各数字模块的功能得到了完整的验证，确保了数字基带的正确性。这样，在确保数字基带功能正确的前提下测试专用射频收发器，可以保证测试结果的准确性。
5 基于验证系统的能量测试
数模混合专用芯片最终将以电池供电的方式进行工作，因此芯片的功耗直接决定了系统的寿命。为了降低芯片的功耗，芯片在系统级设计上完成了基于电池特性优化的模块间协调工作方式。在电池动力系统中，平稳的低放电电流有助于增加电池的可用时间，而间隔性的高放电电流会使电池容量下降[5]。因此，如果我们能协调各模块的工作方式，避免多个模块同时工作，就有可能避免短时的高放电电流，使整个系统的工作电流趋于平稳，从而提高电池的寿命，延长系统的工作时间。
为了测量芯片各状态的瞬时工作电流，我们设计了如图5的测量方案。方案在体内硬件系统的电源和地之间插入3.3Ω的取样电阻，取样电阻将系统的工作电流转换为电压值送入Agilent54622D示波器。一旦系统输出有效的触发信号，示波器便开始采集电压波形，并通过串口将电压值送入PC进行记录和显示。在芯片流片之前，测量方案完成了基于FPGA的能量测量。虽然对FPGA的测量无法反映实际芯片的工作电流的量级，但却可以等比例地反映系统工作电流的情况，这对于系统级低功耗设计具有重要的指导意义。
500){this.resized=true;this.style.width=500;}">
图6中显示了系统对无线收发器和图像传感器进行能量优化后的部分电压波形。可以看到，通过调整各模块的工作时间，优化后的电压波形变化的幅度相对于优化前趋于平坦。对无线收发器的优化使得相关的电压跳变减小了约73％，对图像传感器的优化使相关的电压跳变基本消失。
500){this.resized=true;this.style.width=500;}" resized="true">
但是由于系统功能时序的要求，各模块的工作时间并不能任意地变化，只能在一定的范围内调整。因此，这种方法只能在一定限度内使工作电流平稳，一些短时的电流尖峰仍不可避免，如图中闪光灯曝光时产生的电流尖峰。
6 结语
本文介绍了一种数字式无线内窥镜的系统方案，设计并实现了一种软硬件结合的FPGA验证系统。基于该验证系统完成了体内硬件部分的能量测试，为芯片的系统级低功耗设计提供了参数。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
本文摘自《半导体技术》
陈新凯a，谢翔a，秦豫a，李国林a，王志华b
(清华大学a.电子工程系；b.微电子所，北京100084)
摘 要：介绍了一种数字式无线内窥镜的系统方案及其胶囊内关键数模混合专用芯片的结构与功能，提出并实现了用于该数模混合专用芯片的FPGA验证系统及验证流程。为了进行芯片系统级低功耗设计，验证系统完成了体内硬件部分的能量测试。
关键词：无线内窥镜；数模混合专用芯片；FPGA验证系统；能量测试
中图分类号：TN407文献标识码：A文章编号：1003-353X(2005)09-0046-04
1 引言
医用内窥镜是用来检查消化道疾病的一种医疗器械。传统医用内窥镜使用光纤或电缆插入人体体腔内拍摄病征图像以供医生诊断。这样给病人带来很大的不适，对消化道的诊断存在着盲区，并有可能产生消化道伤损等并发症。无线内窥镜的出现[1]则克服了以上的缺点，给消化道疾病的诊断带来了便利。病人在吞服了胶囊状的无线内窥镜后，内窥镜采集体内消化道的图像，并把图像数据以无线的方式发送至体外，医生从图像中排查病征。
本文的数字式无线双向内窥镜系统[2,3]主要由体内内窥镜胶囊和体外无线数据收发器两大部分组成，如图1所示。体外的无线数据收发器通过USB口与PC相连，操作人员通过PC发出控制命令，控制命令以无线的方式传至体内，体内内窥镜胶囊接收到控制命令后开始采集图像或其他相应的操作。采集到的图像数据由体内数模混合集成电路处理后发送至体外的PC保存并显示。
500){this.resized=true;this.style.width=500;}">
2 数模混合专用芯片的结构及功能
在无线内窥镜系统中，体内内窥镜胶囊部分由数模混合专用芯片、图像传感器、LED、电池和微小天线组成。数模混合专用芯片的电路结构[4]如图2虚框内所示。其中数字基带部分完成图像采集处理功能和无线通信的控制功能；模拟部分完成射频收发的功能。
500){this.resized=true;this.style.width=500;}">
在系统工作时，专用芯片控制CMOS图像传感器与LED闪光灯采集图像，并将采集到的图像数据缓存在SRAM中；然后由无损图像压缩模块进行图像压缩，压缩后的数据经并串转换后进入信道编码模块进行分组编码后生成码流；最后由无线收发器以ASK的调制方式将数据发送至体外。
体内的图像数据发送完毕后，无线收发器将接收体外的控制命令数据。控制命令数据经信道解码和串并转换合成控制命令传给控制单元。控制单元再根据所接收到的控制命令对系统进行相应的操作。
当系统接收到体外的休眠命令或是在一定时间内无法接收到体外的控制命令时，能量管理模块将发出控制信号，通过控制单元使系统处于休眠状态，关闭不需要工作模块的时钟信号以节省功耗。
低功耗的数模混合专用芯片的设计是整个系统的关键。芯片数字部分的各项功能验证需要软硬件协同配合，同时也要考虑在无线通讯的一些随机参数对系统的影响。在芯片系统级低功耗设计时，还需要芯片的工作参数（如工作电流）作为设计参考。基于以上的考虑，建立一个与最终实用系统相类似的测试验证环境是最理想和最可靠的方法，因此我们为专用芯片设计了由软硬件组成的完整的FPGA验证平台。该平台不仅可以完成芯片设计不同阶段的验证工作，也可以完成系统级低功耗设计所需的能量测试，而且只要经过简单修改就可完成芯片的测试工作。
3 验证系统结构
无线内窥镜测试系统，由软件部分、体外硬件部分和体内硬件部分组成，见图3。其中软件部分是用VC编写的PC上的应用程序。它可以完成发送控制命令和接收显示图像的两部分功能。发送的控制命令可以完成对测试系统硬件部分的控制，同时可以从USB口接收图像数据并进行解压缩及插值处理，然后转换为bmp格式的图像显示并保存。
500){this.resized=true;this.style.width=500;}">
硬件系统由体外和体内两部分组成，见图4。体外的硬件系统由四个部分组成：Xilinx公司的xc2v1000FPGA，89C51MCU，Cypress公司的SL811HSUSB1.1控制器和XEMICS公司的XE1201射频收发器（或专用射频收发器）。其中FPGA负责射频收发器的数据传输控制和信道编解码，MCU负责控制USB控制器与PC的通信。
500){this.resized=true;this.style.width=500;}">
体内胶囊的硬件验证系统使用了Omvision公司的CMOS图像传感器OV7648，Xilinx公司的xc2v1000FPGA，XEMICS公司的XE1201射频收发器（或专用射频收发器）。
4 芯片验证流程
验证系统考虑了在不同设计阶段的验证要求，允许系统以不同的配置工作，以覆盖对设计流程中数字和模拟部分所有功能的验证。根据无线内窥镜系统的设计流程可将其验证工作分为两步。
4.1 数字基带的验证数字基带主要有两大功能，图像处理功能和无线通讯控制功能。验证系统以两种不同的配置来实现对两种功能的验证。 图像处理功能包括了硬件和软件的图像处理。在验证时，测试系统抛开了射频收发器，用硬连线直接连接体内体外两块FPGA进行基带通信调试，如图3中①所示。这样避免了未验证的无线通信功能中的不确定因素可能对图像数据造成的影响。
在验证无线通讯控制功能时，系统使用了商用的射频收发器XE1201，如图3中②所示。由于XE1201与我们设计的专用射频收发器具有类似的控制接口，因此适用于XE1201的无线收发器也可以适用于专用的射频收发器。
4.2 射频收发器的无线通信测试专用芯片所将要集成的射频收发机在2.4G的频带上使用ASK的调制方式，传输数据率可达1Mbps。在验证时，专用射频收发器尚未流片，故使用商用的射频收发器进行测试。由于所选的商用射频收发器的控制接口与专用射频收发器相类似，故验证的结果可以适用于专用射频收发器。
在通过商用射频收发器通信的测试以后，FPGA内各数字模块的功能得到了完整的验证，确保了数字基带的正确性。这样，在确保数字基带功能正确的前提下测试专用射频收发器，可以保证测试结果的准确性。
5 基于验证系统的能量测试
数模混合专用芯片最终将以电池供电的方式进行工作，因此芯片的功耗直接决定了系统的寿命。为了降低芯片的功耗，芯片在系统级设计上完成了基于电池特性优化的模块间协调工作方式。在电池动力系统中，平稳的低放电电流有助于增加电池的可用时间，而间隔性的高放电电流会使电池容量下降[5]。因此，如果我们能协调各模块的工作方式，避免多个模块同时工作，就有可能避免短时的高放电电流，使整个系统的工作电流趋于平稳，从而提高电池的寿命，延长系统的工作时间。
为了测量芯片各状态的瞬时工作电流，我们设计了如图5的测量方案。方案在体内硬件系统的电源和地之间插入3.3Ω的取样电阻，取样电阻将系统的工作电流转换为电压值送入Agilent54622D示波器。一旦系统输出有效的触发信号，示波器便开始采集电压波形，并通过串口将电压值送入PC进行记录和显示。在芯片流片之前，测量方案完成了基于FPGA的能量测量。虽然对FPGA的测量无法反映实际芯片的工作电流的量级，但却可以等比例地反映系统工作电流的情况，这对于系统级低功耗设计具有重要的指导意义。
500){this.resized=true;this.style.width=500;}">
图6中显示了系统对无线收发器和图像传感器进行能量优化后的部分电压波形。可以看到，通过调整各模块的工作时间，优化后的电压波形变化的幅度相对于优化前趋于平坦。对无线收发器的优化使得相关的电压跳变减小了约73％，对图像传感器的优化使相关的电压跳变基本消失。
500){this.resized=true;this.style.width=500;}" resized="true">
但是由于系统功能时序的要求，各模块的工作时间并不能任意地变化，只能在一定的范围内调整。因此，这种方法只能在一定限度内使工作电流平稳，一些短时的电流尖峰仍不可避免，如图中闪光灯曝光时产生的电流尖峰。
6 结语
本文介绍了一种数字式无线内窥镜的系统方案，设计并实现了一种软硬件结合的FPGA验证系统。基于该验证系统完成了体内硬件部分的能量测试，为芯片的系统级低功耗设计提供了参数。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
本文摘自《半导体技术》
PCB挑战测试与检查
PCB挑战测试与检查
印刷电路板(PCB, Printed Circuit Board)制造商不断地面临测试与检查的挑战。电路板密度的增加挑战着传统的针床(bed-of-nails)在线测试(ICT, in-circuit test)以及操作员的视觉检查。改变电路板的尺寸大小提出更多的挑战，因为它使手工检查更加困难。为了对这些发展作出反应，越来越多的制造商开始评估自动光学检查(AOI, automated optical inspection)作为一个解决方案。
AOI策略
在大批量和高复杂性的制造环境中，装配线上每个操作员工位的占地面积都代表着一个特殊的价值。对此，电子制造服务(EMS)提供商*希望检查技术可以防止"漏网之鱼"走出工厂，提高产品品质。因此，该公司将AOI作为一个工具，来帮助装配线生产出持续的高品质电路板。
通过使用AOI作为减少缺陷的工具，在装配工艺过程的早期查找和消除错误，该公司预期得到几项利益：* 早期发现缺陷将避免将坏板送到随后的装配阶段 * AOI将减少修理成本 * 将避免报废不可修理的电路板 表一、AOI 在装配线上检查什么检查顶面回流焊接元件检查波峰焊接前通孔元件检查波峰焊接之后的通孔及SMT元件检查压入配合之前的连接器引脚检查压入配合之后的连接器引脚在装配线中使用AOI
表一解释了AOI在该装配线上检查什么。对该制造商，AOI系统及其传送带是制成一体的，因此通过检查的板可连续地通过装配线。可是，如果发现失效的板，它被传送到第二条传送带，返回到操作员工位进行修理。在该制造商那里，AOI提供全面的缺陷覆盖，同时满足每块板2 - 2.5分钟的装配线速度。
特别有帮助的是，该系统可以在施加全部装配压力之前发现高密度压力配合连接器的不对准的引脚。由于连接器容易不对准，在部分压入之后、完全压入之前，AOI检查这些1000个引脚单元，看其引脚尖是否到了通孔内。如果这时发现折弯的或不见的引脚，还可以进行修理。在最后压入之后的第二次检查确认装配的完整性。这里，AOI用作缺陷预防与检查工具。
在该制造商的情况中，AOI系统补充ICT与功能测试。通过在电气测试之前扫描电路板，AOI从装配过程发现缺陷，提高电气处理或功能测试阶段的合格率(例如，焊接品质问题，不可测试的元件，元件位置错误)，减少工厂的"漏网之鱼"。
连接器压入是最后的装配步骤。如果连接器引针在压入期间弯曲，装配就全部损失。通过防止该类缺陷的发生，AOI系统降低报废成本。
AOI与人工检查比较
在 AOI 之前，由人工操作员来完成电路板的检查。该过程涉及许多操作员在装配线的工位上，使用显微镜和电路板覆盖图来找出丢失的元件、错误的贴放位置和焊接缺陷。检查板是通过四分区的程序，即，每个工位负责检查板的四分之一。虽然检查小板相对容易，但是随着板的尺寸增加到18"x20"，成千个元件在上面，这项工作很快变成繁重的体力负担。因为检查最重要的因素是准确性与可靠性，所以甚至在最好的环境中，手工检查都有其局限性。
对这个EMS提供商，人工检查的进一步挑战就是时间。每一个检查工位必须产生连续的板流，满足装配线的"节奏"，以保持持续性。如果一个工位被耽误，它将影响整个装配线。并且对较大的板，检查时间增加到视觉品质评估简直无法保持生产线速度的地部。最后，需要雇佣更多的操作员来处理较大的板造成额外的人工成本和人力资源问题。
AOI与X光检查比较
该公司使用X光检查来完成诸如球栅阵列(BGA)检查的任务，作为ICT的补充。可是，考虑到自动检查方案，X光被排除了，因为它不能满足电路板尺寸、厚度、重量和周期时间的要求。需要的是一台可以在压入之前检查通孔中元件引脚的机器。 评估与选择一个AOI解决方案
对系统的检查要求包括，以装配线速度100%的视觉缺陷覆盖、快速编程时间、低错误标记率、快速转换、可靠运行、以及准确的、可重复的和连续的结果。但是公司也有一些影响AOI评估与选择的特殊需求。 回流焊后及之外
寻找一个单一的AOI系统，来跨越回流焊接和波峰焊接、手工插件、和最终检查等阶段。回流焊后检查表包括检查丢失的、方向错误的和多余的元件；元件歪斜；竖立的元件；翘起的引脚；锡桥；少锡或多锡；锡球；表面缺陷；通孔元件引脚；和金手指污染。
所选择的系统**包括如下特性：
移动相机与移动板。评估过程特别集中在相机移动的AOI机器。公司认为，相机固定和板架移动的机器可能在检查期间将歪斜的元件"踢开"。为了减少这个危险，只对板静止和相机移动的AOI机器进行评估。这样的安排允许整个机器的占地面积较小。例如，为了处理24"宽的板，接纳板在固定相机下移动的机器要求48"的最小宽度加上处理和移动的机构所需的额外空间。比较之下，移动相机的机器不要求太大的宽度，这样允许缩小机器宽度，使整体占地面积更小。
板的特性。决策过程中板的尺寸与高度是关键因素 - 订购大、重、高价品的电路板是常见的。板的尺寸(与托架)可达 24 x 24" ，重量 11 lb。元件高度可达2.5"；包装尺寸为0603以上。AOI设备也需要在压入配合的前后，接纳高密度的1000个引脚输入/输出(I/O)的连接器。
供应商伙伴关系。最后一个标准是找到一个考虑成为伙伴关系的供应商。公司希望很高的承约水平与支持，作为评估AOI供应商的关键因素。主要原因就是要进入产品的发展周期，和保证其要求得以满足。
AOI解决方案
这个AOI评估使得该EMS提供商选择到一个满足其所有标准和要求的系统。所选择的系统具有如下设计性能：
结构性灯光为每个清晰的检查提供专用的照明，即，通过角度、方向和强度来调节灯光。结构灯光检查轮廓镜面表面，如新的焊点，揭示真正的焊接点轮廓。
该制造商的系统使用多达400个单独控制的发光二极管(LED)安装在一个精密的阵列中，全部聚焦在视觉区。照明头的LED可为每一个相机的检查类型，编程提供光的最佳结构、角度、方向和强度。不象单个的氙闪光管或荧光灯，成百的LED提供可靠的焊接点检查所需要的照明灵活性，同时控制光源保证可重复的缺陷检查。照明使用多个视区以接纳不同尺寸的元件。
相机。高速视频相机与内置电路板弯曲补偿，检查电路板的目标区域。一个相机定位于直接下看，而其它相机都有角度。随着优化的检查软件运算法则运用到看到的区域，相机检查元件或焊锡点表面。角度相机是检查许多缺陷所必须的、对那些遮挡垂直相机的焊接点检查区域是不可少的，如 J 型引脚焊点、锡桥和开路。还有，如果没有角度相机，一般不可能可靠地检查到抬起的QFP引脚。
机械系统。精密的线性马达提供长期的机械可靠性与可重复性。图形子系统在X/Y轴上移动，而板保持静止。这消除了板与图形的振动和稳定时间。
图形分析运算法则。使用经过证明的运算法则进行深入的分析，并不牺牲产量。一个窗口或"瞬态图"把特殊的检查标准应用到窗口内的区域，以结构照明突出缺陷，并简化所要求的分析。表二显示窗口分类(运算法则类型)和它们怎样用于检查。
图形抓拍与分析体系结构允许在一次单一的高速掠过板面中得到每个视区10个图象。在这次掠过中得到每个元件的多个图象，消除了再次扫描的需要。一个高速、直接到内存的子系统将图象直接输入内存，允许计算机进行详细的图形分析，而对机器产量无影响。AOI将所有扫描图形保存在内存中，允许扫描期间的同步分析，加速整个机器的运转。
扫描与图形分析是与元件密度或焊接点数无关的，这允许对不同板类型的一致的机器输出。AOI系统通过分立的智能外围控制器控制马达、光和相机，支持高速、一致的图形数据处理。外围控制器精确地同步系统运行，保证准确的定位和可重复性。
软件。所选择的AOI系统使用基于 Windows NT 的软件来编制程序，优化和确认。确认检查程序的覆盖范围的性能曲线提供在发放到生产之前的缺陷覆盖与程序的稳定性。建立已知边界消除不必要的程序调整和导致错误标记的控制因素。每个包装类型的标准和用户化库模块缩短了包含特有元件在内的新检查程序的开发。
最后，统计过程检测软件通过测量多块板的缺陷分布数量实现过程的稳定性，通过检测检查合格与失效的结果来显示过程的趋势。修理工位的软件向操作员显示电路板特定的失效数据，以及收集操作员的修理数据、行动和说明。
** Teradyne Optima 7300.表二、AOI图形分析运算法则窗口类型运算法则类型检查中的角色存在/不存在变量或平均缺陷：如果元件有(或没有)通过：如果灯的水平高过界限 相反逻辑变量或平均与存在/不存在窗口相反，即：如果水平低于界限，通过 锡桥连续性*检查焊锡短路，如果光标横穿窗口，失效空洞连续性*检查焊锡间隙与偏斜与锡桥窗口相反 查找相关性检查之前找到元件位置，也为SPC贴装数据测量元件位置 * 垂直或水平* Benchmark Electronics, Huntsville, Ala.Rob Rice III, is production engineering manager and Richard Garnick, is staff process engineer at Benchmark Electronics, 4807 Bradford Drive, Huntsville, AL 35895; (256) 722-6899; E-mail: rob.rice@bench.com and richard.garnick@bench.com. Iqbal Syed, is a product manager at Teradyne Inc., Assembly test Div., 2625 Shadelands Dr., Walnut Creek, CA 94598; (925) 932-6900; E-mail: iqbal.syed@teradyne.com.(A 01/03/2001)治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
印刷电路板(PCB, Printed Circuit Board)制造商不断地面临测试与检查的挑战。电路板密度的增加挑战着传统的针床(bed-of-nails)在线测试(ICT, in-circuit test)以及操作员的视觉检查。改变电路板的尺寸大小提出更多的挑战，因为它使手工检查更加困难。为了对这些发展作出反应，越来越多的制造商开始评估自动光学检查(AOI, automated optical inspection)作为一个解决方案。
AOI策略
在大批量和高复杂性的制造环境中，装配线上每个操作员工位的占地面积都代表着一个特殊的价值。对此，电子制造服务(EMS)提供商*希望检查技术可以防止"漏网之鱼"走出工厂，提高产品品质。因此，该公司将AOI作为一个工具，来帮助装配线生产出持续的高品质电路板。
通过使用AOI作为减少缺陷的工具，在装配工艺过程的早期查找和消除错误，该公司预期得到几项利益：* 早期发现缺陷将避免将坏板送到随后的装配阶段 * AOI将减少修理成本 * 将避免报废不可修理的电路板 表一、AOI 在装配线上检查什么检查顶面回流焊接元件检查波峰焊接前通孔元件检查波峰焊接之后的通孔及SMT元件检查压入配合之前的连接器引脚检查压入配合之后的连接器引脚在装配线中使用AOI
表一解释了AOI在该装配线上检查什么。对该制造商，AOI系统及其传送带是制成一体的，因此通过检查的板可连续地通过装配线。可是，如果发现失效的板，它被传送到第二条传送带，返回到操作员工位进行修理。在该制造商那里，AOI提供全面的缺陷覆盖，同时满足每块板2 - 2.5分钟的装配线速度。
特别有帮助的是，该系统可以在施加全部装配压力之前发现高密度压力配合连接器的不对准的引脚。由于连接器容易不对准，在部分压入之后、完全压入之前，AOI检查这些1000个引脚单元，看其引脚尖是否到了通孔内。如果这时发现折弯的或不见的引脚，还可以进行修理。在最后压入之后的第二次检查确认装配的完整性。这里，AOI用作缺陷预防与检查工具。
在该制造商的情况中，AOI系统补充ICT与功能测试。通过在电气测试之前扫描电路板，AOI从装配过程发现缺陷，提高电气处理或功能测试阶段的合格率(例如，焊接品质问题，不可测试的元件，元件位置错误)，减少工厂的"漏网之鱼"。
连接器压入是最后的装配步骤。如果连接器引针在压入期间弯曲，装配就全部损失。通过防止该类缺陷的发生，AOI系统降低报废成本。
AOI与人工检查比较
在 AOI 之前，由人工操作员来完成电路板的检查。该过程涉及许多操作员在装配线的工位上，使用显微镜和电路板覆盖图来找出丢失的元件、错误的贴放位置和焊接缺陷。检查板是通过四分区的程序，即，每个工位负责检查板的四分之一。虽然检查小板相对容易，但是随着板的尺寸增加到18"x20"，成千个元件在上面，这项工作很快变成繁重的体力负担。因为检查最重要的因素是准确性与可靠性，所以甚至在最好的环境中，手工检查都有其局限性。
对这个EMS提供商，人工检查的进一步挑战就是时间。每一个检查工位必须产生连续的板流，满足装配线的"节奏"，以保持持续性。如果一个工位被耽误，它将影响整个装配线。并且对较大的板，检查时间增加到视觉品质评估简直无法保持生产线速度的地部。最后，需要雇佣更多的操作员来处理较大的板造成额外的人工成本和人力资源问题。
AOI与X光检查比较
该公司使用X光检查来完成诸如球栅阵列(BGA)检查的任务，作为ICT的补充。可是，考虑到自动检查方案，X光被排除了，因为它不能满足电路板尺寸、厚度、重量和周期时间的要求。需要的是一台可以在压入之前检查通孔中元件引脚的机器。 评估与选择一个AOI解决方案
对系统的检查要求包括，以装配线速度100%的视觉缺陷覆盖、快速编程时间、低错误标记率、快速转换、可靠运行、以及准确的、可重复的和连续的结果。但是公司也有一些影响AOI评估与选择的特殊需求。 回流焊后及之外
寻找一个单一的AOI系统，来跨越回流焊接和波峰焊接、手工插件、和最终检查等阶段。回流焊后检查表包括检查丢失的、方向错误的和多余的元件；元件歪斜；竖立的元件；翘起的引脚；锡桥；少锡或多锡；锡球；表面缺陷；通孔元件引脚；和金手指污染。
所选择的系统**包括如下特性：
移动相机与移动板。评估过程特别集中在相机移动的AOI机器。公司认为，相机固定和板架移动的机器可能在检查期间将歪斜的元件"踢开"。为了减少这个危险，只对板静止和相机移动的AOI机器进行评估。这样的安排允许整个机器的占地面积较小。例如，为了处理24"宽的板，接纳板在固定相机下移动的机器要求48"的最小宽度加上处理和移动的机构所需的额外空间。比较之下，移动相机的机器不要求太大的宽度，这样允许缩小机器宽度，使整体占地面积更小。
板的特性。决策过程中板的尺寸与高度是关键因素 - 订购大、重、高价品的电路板是常见的。板的尺寸(与托架)可达 24 x 24" ，重量 11 lb。元件高度可达2.5"；包装尺寸为0603以上。AOI设备也需要在压入配合的前后，接纳高密度的1000个引脚输入/输出(I/O)的连接器。
供应商伙伴关系。最后一个标准是找到一个考虑成为伙伴关系的供应商。公司希望很高的承约水平与支持，作为评估AOI供应商的关键因素。主要原因就是要进入产品的发展周期，和保证其要求得以满足。
AOI解决方案
这个AOI评估使得该EMS提供商选择到一个满足其所有标准和要求的系统。所选择的系统具有如下设计性能：
结构性灯光为每个清晰的检查提供专用的照明，即，通过角度、方向和强度来调节灯光。结构灯光检查轮廓镜面表面，如新的焊点，揭示真正的焊接点轮廓。
该制造商的系统使用多达400个单独控制的发光二极管(LED)安装在一个精密的阵列中，全部聚焦在视觉区。照明头的LED可为每一个相机的检查类型，编程提供光的最佳结构、角度、方向和强度。不象单个的氙闪光管或荧光灯，成百的LED提供可靠的焊接点检查所需要的照明灵活性，同时控制光源保证可重复的缺陷检查。照明使用多个视区以接纳不同尺寸的元件。
相机。高速视频相机与内置电路板弯曲补偿，检查电路板的目标区域。一个相机定位于直接下看，而其它相机都有角度。随着优化的检查软件运算法则运用到看到的区域，相机检查元件或焊锡点表面。角度相机是检查许多缺陷所必须的、对那些遮挡垂直相机的焊接点检查区域是不可少的，如 J 型引脚焊点、锡桥和开路。还有，如果没有角度相机，一般不可能可靠地检查到抬起的QFP引脚。
机械系统。精密的线性马达提供长期的机械可靠性与可重复性。图形子系统在X/Y轴上移动，而板保持静止。这消除了板与图形的振动和稳定时间。
图形分析运算法则。使用经过证明的运算法则进行深入的分析，并不牺牲产量。一个窗口或"瞬态图"把特殊的检查标准应用到窗口内的区域，以结构照明突出缺陷，并简化所要求的分析。表二显示窗口分类(运算法则类型)和它们怎样用于检查。
图形抓拍与分析体系结构允许在一次单一的高速掠过板面中得到每个视区10个图象。在这次掠过中得到每个元件的多个图象，消除了再次扫描的需要。一个高速、直接到内存的子系统将图象直接输入内存，允许计算机进行详细的图形分析，而对机器产量无影响。AOI将所有扫描图形保存在内存中，允许扫描期间的同步分析，加速整个机器的运转。
扫描与图形分析是与元件密度或焊接点数无关的，这允许对不同板类型的一致的机器输出。AOI系统通过分立的智能外围控制器控制马达、光和相机，支持高速、一致的图形数据处理。外围控制器精确地同步系统运行，保证准确的定位和可重复性。
软件。所选择的AOI系统使用基于 Windows NT 的软件来编制程序，优化和确认。确认检查程序的覆盖范围的性能曲线提供在发放到生产之前的缺陷覆盖与程序的稳定性。建立已知边界消除不必要的程序调整和导致错误标记的控制因素。每个包装类型的标准和用户化库模块缩短了包含特有元件在内的新检查程序的开发。
最后，统计过程检测软件通过测量多块板的缺陷分布数量实现过程的稳定性，通过检测检查合格与失效的结果来显示过程的趋势。修理工位的软件向操作员显示电路板特定的失效数据，以及收集操作员的修理数据、行动和说明。
** Teradyne Optima 7300.表二、AOI图形分析运算法则窗口类型运算法则类型检查中的角色存在/不存在变量或平均缺陷：如果元件有(或没有)通过：如果灯的水平高过界限 相反逻辑变量或平均与存在/不存在窗口相反，即：如果水平低于界限，通过 锡桥连续性*检查焊锡短路，如果光标横穿窗口，失效空洞连续性*检查焊锡间隙与偏斜与锡桥窗口相反 查找相关性检查之前找到元件位置，也为SPC贴装数据测量元件位置 * 垂直或水平* Benchmark Electronics, Huntsville, Ala.Rob Rice III, is production engineering manager and Richard Garnick, is staff process engineer at Benchmark Electronics, 4807 Bradford Drive, Huntsville, AL 35895; (256) 722-6899; E-mail: rob.rice@bench.com and richard.garnick@bench.com. Iqbal Syed, is a product manager at Teradyne Inc., Assembly test Div., 2625 Shadelands Dr., Walnut Creek, CA 94598; (925) 932-6900; E-mail: iqbal.syed@teradyne.com.(A 01/03/2001)治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
减少DDR记忆体验负载的探测技术
减少DDR记忆体验负载的探测技术
Brock J. LaMeres
DDR内存已成为系统DRAM的主要技术，而DDR系统的验证则是新的数字系统设计最具挑战性且费时的工作之一。逻辑分析仪是协助工程师验证这些系统的重要工具，但在成本与空间的限制下，逻辑分析仪探测技术变成了一个值得深思的问题。
理想上，DDR的可测试性应成为最终设计的一部份，以利于在测试台进行系统的验证，因为在整个产品生命周期中的工程设计与委外代工都会增加成本。然而碍于逻辑分析仪探测点的电气负载与空间需求，这种作法直到今天仍不可行。新的免接头式逻辑分析仪探测技术使DDR可测试性得以结合到产品的最初与最终阶段，对成本、电路板空间或信号完整性的影响十分有限。
免接头式探测技术最近，一些逻辑分析仪厂商推出了一种新的"免接头式"（Connector-Less）测试探棒，它们采用压缩互连（compression interconnect）技术，省去了在目标上使用接头的不便。取代接头的是置于代测试电路板上的小着陆焊垫（landing pads），测试探棒的电气互连会被压缩到这些焊垫上，以构成电气接点。拿掉占面积的接头，意谓着结合逻辑分析仪可测试性只需要用到最小的空间。此外，不使用接头也能减少测试探棒的总负载。较低的测试探棒电气负载（< href="http://www.zhijv.com/">测试探棒时，信号不会受到电气的干扰。而且，由于代测电路板上面并未留有接头，所以在未连接测试探棒时，只剩下着陆焊垫，而这些焊垫的负载非常的小（~80fF）。现在，将逻辑分析仪的测试点放入最终的生产设计中已是实际可行的作法。DDR系统DDR内存最常见的一种实作方式，就是使用插座式的DIMM或SO-DIMM。工程师将多个184接脚的DIMM并排放置，并且共享内存总线来提高储存容量。这种实作方式具备了弹性扩充的好处，因而广泛应用于计算机系统中。此种实作方式看似简单，实际上系统工程师必须解决许多问题与限制。第一个问题是空间。电路板的空间是有限的，因此内存系统的实作应尽可能占用较小的空间。第二个重要的限制是成本。成本的主要影响在于必须减少代测电路板上的层数。许多DDR系统都是在4层PCB板上实作，而它们只有2个信号层。虽然DDR插座是针对这类路由来做脚位安排，但要容纳DDR系统也需要的各种电路其实是一大挑战。
信号完整性是工程师必须面对的另一个问题。少量的信号与高资料速率，使DDR系统的实作变得非常困难。再加上只有2个路由层及系统必须尽可能缩小的额外限制，造成设计超出边限的情况将会持续出现。
最后但很重要的一个问题就是可测试性。工程师在面对以上所有的限制之后，系统中通常已经没有太大的空间可以结合可测试性了，然而可测试性却是产品验证与快速上市的关键。更糟的是，在产品生命周期中经常会变更设计或进行昂贵的工程。当产品在生产过程中有所变更时，必须有一个快速而可靠的方法来验证这些变更是否改变了设计的原始功能。基于电气负载与空间/路由的需求，直到今天仍无法在生产设计中加入可测试性。现在，免接头式逻辑分析仪探测技术让一切都改观了。
使用免接头式探测技术来执行DDR验证
免接头式逻辑分析仪测试探棒非常适合用于DDR系统的除错，主要的理由包括占位面积小、连接时的负载低、不连接时的负载几乎微不足道、以及flow-through routing（布线穿透）能力。为说明这类探测技术的能力与多元性，当配备如安捷伦科技的Soft Touch等免接头式测试探棒时，可以考虑以下的内存系统。
下图是一个使用4插座、184接脚DIMM的DDR系统之布局范例。这个系统利用位于终端之间的免接头式测试探棒（mid-bus探测）来作2个阻抗匹配。这个图显示了所有2x信号（资料和stbs）的上方路由，而1x信号（地址和控制）则是在电路板底部以类似的方式传送。每根Soft Touch测试探棒所占的面积包含了34个频道的可测试性。要测试DDR系统中的2x资料，需要3个占位面积。PCB底部包含2个Soft Touch占位面积，可测试所有的1x DDR信号。为了解免接头式测试探棒的能力，必须探讨对系统所造成的额外影响。
500){this.resized=true;this.style.width=500;}">
图1. DDR系统的Soft Touch探测技术之布局范例（只显示上方的2x数据）
空间的影响 增加免接头式测试探棒的占位面积，会使内存系统所需的空间在X轴多出0.39英吋。换句话说，负载终端电阻的位置必须离最后一个DIMM插座0.39英吋。如果量测内存系统从最左边驱动器IC所产生的电路板trace到负载终端电阻最右边的相对大小，可以发现使用免接头测试探棒所增加的空间小于10%。
免接头式测试探棒另一个值得赞赏的优点，就是flow-through routing能力。逻辑分析仪测试探棒的占位面积与脚位安排，使信号能够横跨各个测试点而不必改变层。也就是说在DDR系统中，不需要使用额外的层来结合逻辑分析仪可测试性。这对于在4层电路板上实作的系统非常重要。
电气的影响在上面的范例中，额外的可测试性降低了系统的信号完整性。在权衡可测试性与缩小边限两者的重要性时，这个问题转变成"边限缩小的程度有多大？"，对这类微导片电路板trace而言，其相当于~3pF/inch的电容。为检视逻辑分析仪测试探棒所导致的额外负载，请考虑连接测试探棒与未连接测试探棒两种情况。W典型的4层DDR系统在PCB的外层使用0.005英吋的电路板trace宽度。这些层均设计成50
CASE 1:当连接测试探棒时可测试性所造成的额外电路板trace = 0.390"电路板trace的寄生电容 = (0.390") * (3pF/inch) = 1.17pF额外的测试探棒电容 = 0.7pF (附注：含焊垫)可测试性所造成的额外总电容 = 1.17pF + 0.7pF = 1.87pFCASE 2:当未连接测试探棒时
可测试性所造成的额外电路板trace = 0.390"电路板trace的寄生电容 = (0.390") * (3pF/inch) = 1.17pF额外的测试探棒焊垫电容 = 80 fF可测试性所造成的额外总电容 = 1.17pF + 0.08pF = 1.25pF为了解这个电容是否重要，必须执行第一级的系统分析。
驱动器所感测到的DDR系统电容
原始系统的电路板trace总长度 = 2.767" (附注：使用最长的2x电路板trace)电路板trace的寄生电容 = (2.767") * (3pF/inch) = 8.3pFDIMM的集总电容 = 5pF (附注：DDR333、DQ、DQS、DM)总线上的DIMM数量 = 4DIMM所造成的电容 = (4) * (5pF) = 20pFDDR系统的总电容 = 8.3pF + 20pF = 28.3pF
第一级分析显示当连接测试探棒时，只会在驱动器所感测到的电容中增加6%，更重要的是，当未连接测试探棒时，PCB上的测试点和电路板trace只会增加4%。这表示在最终的生产设计中加入免接头式测试探棒的占位面积，对系统的信号完整性并不会造成太大的影响。在产品中结合可测试性的优点极具价值，缩小4%的边限绝对值得。
成本的影响因为测试点不需使用接头，所以不会增加产品最终零件的成本，亦即这个内建的DDR可测试性对于所有密集的应用来说是免费的。
结语当设计周期时间快速的产品时，总要面对在可测试性与时程和边限之间取舍的难题。要拥有可靠的可测试性，除了PCB的空间与系统边限外，还需要事前的考虑与规划，所幸可靠的可测试性终究能够缩短产品的上市时程。DDR系统是进行这些工程取舍的最佳范例。要证明在设计中结合固定的逻辑分析测试点是合理的，其实非常困难，这当中涉及了电路板空间、路由层与接头成本等因素。随着免接头式逻辑分析仪测试探棒的问世，这项证明工作变得容易多了。现在，DDR系统已经可在最终设计中进行完整的测试，其对系统的大小、信号完整性与成本并没有太大的影响。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
本文摘自《电子设计资源》
Brock J. LaMeres
DDR内存已成为系统DRAM的主要技术，而DDR系统的验证则是新的数字系统设计最具挑战性且费时的工作之一。逻辑分析仪是协助工程师验证这些系统的重要工具，但在成本与空间的限制下，逻辑分析仪探测技术变成了一个值得深思的问题。
理想上，DDR的可测试性应成为最终设计的一部份，以利于在测试台进行系统的验证，因为在整个产品生命周期中的工程设计与委外代工都会增加成本。然而碍于逻辑分析仪探测点的电气负载与空间需求，这种作法直到今天仍不可行。新的免接头式逻辑分析仪探测技术使DDR可测试性得以结合到产品的最初与最终阶段，对成本、电路板空间或信号完整性的影响十分有限。
免接头式探测技术最近，一些逻辑分析仪厂商推出了一种新的"免接头式"（Connector-Less）测试探棒，它们采用压缩互连（compression interconnect）技术，省去了在目标上使用接头的不便。取代接头的是置于代测试电路板上的小着陆焊垫（landing pads），测试探棒的电气互连会被压缩到这些焊垫上，以构成电气接点。拿掉占面积的接头，意谓着结合逻辑分析仪可测试性只需要用到最小的空间。此外，不使用接头也能减少测试探棒的总负载。较低的测试探棒电气负载（< href="http://www.zhijv.com/">测试探棒时，信号不会受到电气的干扰。而且，由于代测电路板上面并未留有接头，所以在未连接测试探棒时，只剩下着陆焊垫，而这些焊垫的负载非常的小（~80fF）。现在，将逻辑分析仪的测试点放入最终的生产设计中已是实际可行的作法。DDR系统DDR内存最常见的一种实作方式，就是使用插座式的DIMM或SO-DIMM。工程师将多个184接脚的DIMM并排放置，并且共享内存总线来提高储存容量。这种实作方式具备了弹性扩充的好处，因而广泛应用于计算机系统中。此种实作方式看似简单，实际上系统工程师必须解决许多问题与限制。第一个问题是空间。电路板的空间是有限的，因此内存系统的实作应尽可能占用较小的空间。第二个重要的限制是成本。成本的主要影响在于必须减少代测电路板上的层数。许多DDR系统都是在4层PCB板上实作，而它们只有2个信号层。虽然DDR插座是针对这类路由来做脚位安排，但要容纳DDR系统也需要的各种电路其实是一大挑战。
信号完整性是工程师必须面对的另一个问题。少量的信号与高资料速率，使DDR系统的实作变得非常困难。再加上只有2个路由层及系统必须尽可能缩小的额外限制，造成设计超出边限的情况将会持续出现。
最后但很重要的一个问题就是可测试性。工程师在面对以上所有的限制之后，系统中通常已经没有太大的空间可以结合可测试性了，然而可测试性却是产品验证与快速上市的关键。更糟的是，在产品生命周期中经常会变更设计或进行昂贵的工程。当产品在生产过程中有所变更时，必须有一个快速而可靠的方法来验证这些变更是否改变了设计的原始功能。基于电气负载与空间/路由的需求，直到今天仍无法在生产设计中加入可测试性。现在，免接头式逻辑分析仪探测技术让一切都改观了。
使用免接头式探测技术来执行DDR验证
免接头式逻辑分析仪测试探棒非常适合用于DDR系统的除错，主要的理由包括占位面积小、连接时的负载低、不连接时的负载几乎微不足道、以及flow-through routing（布线穿透）能力。为说明这类探测技术的能力与多元性，当配备如安捷伦科技的Soft Touch等免接头式测试探棒时，可以考虑以下的内存系统。
下图是一个使用4插座、184接脚DIMM的DDR系统之布局范例。这个系统利用位于终端之间的免接头式测试探棒（mid-bus探测）来作2个阻抗匹配。这个图显示了所有2x信号（资料和stbs）的上方路由，而1x信号（地址和控制）则是在电路板底部以类似的方式传送。每根Soft Touch测试探棒所占的面积包含了34个频道的可测试性。要测试DDR系统中的2x资料，需要3个占位面积。PCB底部包含2个Soft Touch占位面积，可测试所有的1x DDR信号。为了解免接头式测试探棒的能力，必须探讨对系统所造成的额外影响。
500){this.resized=true;this.style.width=500;}">
图1. DDR系统的Soft Touch探测技术之布局范例（只显示上方的2x数据）
空间的影响 增加免接头式测试探棒的占位面积，会使内存系统所需的空间在X轴多出0.39英吋。换句话说，负载终端电阻的位置必须离最后一个DIMM插座0.39英吋。如果量测内存系统从最左边驱动器IC所产生的电路板trace到负载终端电阻最右边的相对大小，可以发现使用免接头测试探棒所增加的空间小于10%。
免接头式测试探棒另一个值得赞赏的优点，就是flow-through routing能力。逻辑分析仪测试探棒的占位面积与脚位安排，使信号能够横跨各个测试点而不必改变层。也就是说在DDR系统中，不需要使用额外的层来结合逻辑分析仪可测试性。这对于在4层电路板上实作的系统非常重要。
电气的影响在上面的范例中，额外的可测试性降低了系统的信号完整性。在权衡可测试性与缩小边限两者的重要性时，这个问题转变成"边限缩小的程度有多大？"，对这类微导片电路板trace而言，其相当于~3pF/inch的电容。为检视逻辑分析仪测试探棒所导致的额外负载，请考虑连接测试探棒与未连接测试探棒两种情况。W典型的4层DDR系统在PCB的外层使用0.005英吋的电路板trace宽度。这些层均设计成50
CASE 1:当连接测试探棒时可测试性所造成的额外电路板trace = 0.390"电路板trace的寄生电容 = (0.390") * (3pF/inch) = 1.17pF额外的测试探棒电容 = 0.7pF (附注：含焊垫)可测试性所造成的额外总电容 = 1.17pF + 0.7pF = 1.87pFCASE 2:当未连接测试探棒时
可测试性所造成的额外电路板trace = 0.390"电路板trace的寄生电容 = (0.390") * (3pF/inch) = 1.17pF额外的测试探棒焊垫电容 = 80 fF可测试性所造成的额外总电容 = 1.17pF + 0.08pF = 1.25pF为了解这个电容是否重要，必须执行第一级的系统分析。
驱动器所感测到的DDR系统电容
原始系统的电路板trace总长度 = 2.767" (附注：使用最长的2x电路板trace)电路板trace的寄生电容 = (2.767") * (3pF/inch) = 8.3pFDIMM的集总电容 = 5pF (附注：DDR333、DQ、DQS、DM)总线上的DIMM数量 = 4DIMM所造成的电容 = (4) * (5pF) = 20pFDDR系统的总电容 = 8.3pF + 20pF = 28.3pF
第一级分析显示当连接测试探棒时，只会在驱动器所感测到的电容中增加6%，更重要的是，当未连接测试探棒时，PCB上的测试点和电路板trace只会增加4%。这表示在最终的生产设计中加入免接头式测试探棒的占位面积，对系统的信号完整性并不会造成太大的影响。在产品中结合可测试性的优点极具价值，缩小4%的边限绝对值得。
成本的影响因为测试点不需使用接头，所以不会增加产品最终零件的成本，亦即这个内建的DDR可测试性对于所有密集的应用来说是免费的。
结语当设计周期时间快速的产品时，总要面对在可测试性与时程和边限之间取舍的难题。要拥有可靠的可测试性，除了PCB的空间与系统边限外，还需要事前的考虑与规划，所幸可靠的可测试性终究能够缩短产品的上市时程。DDR系统是进行这些工程取舍的最佳范例。要证明在设计中结合固定的逻辑分析测试点是合理的，其实非常困难，这当中涉及了电路板空间、路由层与接头成本等因素。随着免接头式逻辑分析仪测试探棒的问世，这项证明工作变得容易多了。现在，DDR系统已经可在最终设计中进行完整的测试，其对系统的大小、信号完整性与成本并没有太大的影响。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
本文摘自《电子设计资源》
半导体封装测试厂库存控制系统的研究
半导体封装测试厂库存控制系统的研究
李茂1，2，王安麟1
（1、上海交通大学机械与动力工程学院 上海，200030，2、英特尔产品（上海）有限公司，上海200131）
1 引言
半导体制造是一个资金高度密集、流程高度复杂的加工过程。随着市场的迅速发展，IC封装技术和工艺也不断更新换代。集成电路制造系统是目前公认的最为复杂的制造系统，而IC封装生产系统又是其中相对复杂的部分，因为相比较圆片制造过程而言，其还存在生产批量的分解、合并等等问题，目前IC封装技术正朝着低功耗、小尺寸、高速度、高集成度方向发展，新型的封装设计、封装工艺、封装设备不断涌现，未来几年，半导体封装测试企业面临的外部环境的竞争也将愈演愈烈。这对生产线的产能平衡和生产计划与控制等提出了更高的要求，而且，集成电路的生产制造需要巨大的资金投入，主要包括设备和原材料，再加上设备的生产能力对于混合产品的生产比较敏感，因此，在集成电路制造企业中，如何安排最优化的生产计划以提高设备的利用率、降低库存和制造周期，就成为了一个非常困难的过程，但同时也成为企业保证其竞争优势的极具挑战性的工作任务。
半导体的加工过程主要分为四步（如图1所示）：圆片的制造和检测及芯片的封装和测试，其中圆片的制造和检测通常被称为前道工序，主要加工过程包括化学清洗、平面光刻、离子注入、金属沉积/氧化、等离子体/化学刻蚀等，检测完的圆片被送到封装和测试厂进行后道工序的加工、主要加工过程包括贴片、环氧固化、电性能测试、激光刻饰、焊球粘结等，前道和后道工序的加工一般在不同的工厂进行。
500){this.resized=true;this.style.width=500;}">
半导体产业在国内起步较晚，对其生产控制的研究甚少，国外对前道圆片制造厂的生产计划与控制研究比较成熟，而对封装测试厂的研究很少，本文以英特尔上海芯片组（Chipset）工厂的封装和测试生产线为例，对车间库存管理系统进行研究并加以实施。
2 工厂库存管理系统分析比较
库存管理是车间生产管理的重要部分，一套好的库存管理方案能在很大程度上提升车间运作水平，如提高产量、降低生产周期、降低制造成本，反之亦然。
库存管理归类起来有两大系统，即推动式和拉动式系统，推动式系统，如制造资源计划（Manufacture Resource Planning，MRPII）或其他需求测试方法，按预先制定的提前期，用无限能力排产法编制作业计划和投放物料。
500){this.resized=true;this.style.width=500;}">
拉动式系统通常有看板（Kanban，日语是卡片的意思）系统和CONWIP（CONstant Work－In－Process）系统，物料投放需求信息是随生产线库存状态的改变而传递的。看板系统是被广泛认知的一种拉动式系统，看板系统使用一套卡片来严格控制每两个加工中心的库存，每两个加工中心的卡片数量是预先确定的，卡片数量对应库存数量，系统中总的库存被控制在卡片总数以内，只有当加工中心有排队物料并且持有授权生产的卡片（由下道工序传递来的），该道工序才能开始生产，图1是看板系统示意图，每个卡片授权上道工序生产并传送给下道工序，例如第一和第二道工序间的卡片从被接受加工的批料中腾出后变授权第一道工序前的批料接受工序1的加工，并触发原材料的投放。看板系统保证了较低的库存，各工序只生产后工序所需的物料，避免了不必要的生产，避免和减少了非急需库存。
CONWIP系统的核心是建立生产线的库存水平，当实际数量达到或超出该水平时，停止物料投放进入系统，我们称这种协议为CONWIP，因为它规定只有当制成品流出系统时，新的物料才可以投入，这样系统中总的再制品库存接近一个定值（CONstant），如图2所示，CONWIP系统没有规定每两道工序间的卡片数量，只有系统需求且又有卡片授权时，也就是有成品离开系统时，物料就可以投放进入系统，相对看板系统而言，CONWIP系统不控制单独工序前的物料、但系统中总的数量是定常的，一旦原材料授权进入CONWIP"黑匣子"便在系统内自由流动，而且会相对多地自然聚集在瓶颈工序前面。
500){this.resized=true;this.style.width=500;}">
实践证明，CONWIP系统提供了一种有效而灵活的库存管理方法，CONWIP系统的实施能够缩短生产周期，减小生产周期波动偏差，降低库存水平，此外，CONWIP系统还具有它固有的稳定性和自适应调节型，然而在半导体封装测试车间实施并保持CONWIP系统需要考虑哪些因素呢？下面将阐述CONWIP系统的优势、采用及实施方案。
3 CONWIP系统的优势
CONWIP系统通过物料投放的控制使整个车间的在制品库存保持一个定常水平，Hopp和Spearman指出[2]，从建模角度看，CONWIP系统就像一个闭环排队系统，工件在系统内部不确定地流动。
首先，拉动式系统相对于推动式系统而言，其优点如下：
（1）库存水平，（也是拉动式系统物料投放的触发点）是直观的、看得见的，而推动式系统下的生产计划是和未来一段时间内的产能相关联的，但该产能不是很直观，而且会随生产线的实时状态而改变的，因此预先制定的计划往往是不准确的；
（2）拉动式系统保持相对少的库存达到相同的产出；
（3）拉动式系统库存水平保持的差错概率要比推动式系统计划的物料投放差错概率小得多；
（4）当条件允许时，拉动式系统有助于提前生产。
其次，CONWIP系统比其他拉动式系统有更多优点：
（1）CONWIP系统实施起来更简便，整个生产线只需要设置一套卡片，而看板系统每道工序前都要设一套卡片；
（2）CONWIP系统更能适应不断改变的产品品种；
（3）CONWIP系统能够适应由于产品不同或机器意外故障造成的生产瓶颈漂移，因为它的固有属性之一就是工件会自然聚焦到实际瓶颈工序前，而总的库存数量不变；
（4）CONWIP系统能减轻各工序劳动力数量的压力，这是由其灵活的生产节奏控制而决定的。 因此，一个设计良好的CONWIP系统可以减少生产周期及其波动，降低库存成本，减轻生产线劳动力数量的压力，对于生产线上的任何变化能够更敏捷和灵活地作出反应。而且由于库存降低，质量缺陷更易于暴露或被检测出来。
4 CONWIP系统的采用
如前所述，拉动式系统比起推动式系统来，有着不可代替的优势，而且，在很多情况下，CONWIP系统胜于看板系统，但是在实际应用中，有时一套系统适合这个工厂并不一定会适合另一个工厂，那么如何为一个工厂选择一套合适的在制品库存管理系统呢？要回答这个问题，我们要考虑很多因素，如：
产品品种结构及其变化频率；
生产线具有简单重复的加工路径还是有多种加工路径；
生产线可靠性和机器故障频率高低；
生产线的瓶颈多少和瓶颈漂移情况；
原材料和零部件供应商的交货时间；
工厂劳动力数量的灵活性。
带着这些问题，我们对英特尔上海封装测试厂进行分析，试图建立一套适合该工厂的库存控制系统，该厂生产线由三十多道工序组成，某些关键工序机器故障难以预测，产品品种通常有几十种，有多条加工路径，每种产品每周需求量都有变化，而且每种产品的瓶颈分布不同，生产线有多个瓶颈，而且相对设计来说，瓶颈经常漂移；根据设计产能，生产线通常由250－300台机器组成，因此每个机台的操作工不能保证任何时间都到位。
考虑这些因素以及综合前面的分析，CONWIP系统比看板或者其他推动式系统更适合半导体封装测试工厂车间库存控制，例如，由于卡片设置的问题，看板系统不适合该工厂多品种多加工路径的制造环境，而CONWIP系统却能很好地适应这一条件，机器的不稳定性和制造瓶颈的漂移也给MRP推动式系统的生产计划带来麻烦。造成库存过多或不均，而CONWIP系统却能根据生产线现状灵活地应对，CONWIP系统还有助于提前生产一定的库存而避免产能闲置，但看板系统缺乏这样的机动性。
5 CONWIP系统标准库存数量估测
CONWIP系统被采用作为在制品库存控制方法后，接下来的任务是设置标准库存水平参数，同时满足产出和生产周期的目标要求，目前有多种方法获取该标准库存水平，如计算机仿真或其他算法。然而库存水平对于生产控制不是非常敏感，只要库存水平足以达到预期产出而且又不是很高，生产系统就会运作良好，估测标准库存水平最简单有效的是以历史统计数据作为起始点，我们可以从一道加工工序或整套生产线开始，如果我们选择整个加工路径作为CONWIP系统闭环区间，首先确定一个可行的生产周期（CT）和单位时间产量，如瓶颈工序的单位时间产量RB，然后采用利特尔法则（Little's law）计算标准库存水平（Standard WIP Level）：
WIP＝Rb×CT
该计算结果可以作为起始库存水平，可以随时间逐渐修订调整，理想状况下的生产周期（CT）等于工件加工时间，没有工件排队时间，实际上这是不可能的，因为每道工序、每个机台的产能相差各异，很难保证一批工件离开一道工序时，上道工序的工件正好到达。因此总有一定数量的待加工工件等待在工位前避免机器停工待料。因此加工周期通常都包括加工时间和排队等待时间。通常，当一条生产线从推动式系统转变为CONWIP拉动式系统时，我们不能太乐观估计生产周期，因为这样会导致起始库存水平太低而最终影响系统产量。
CONWIP系统卡片的形式可以是实体卡片，由每个生产批次承载，也可以也是电子信息存在于生产控制计算机内，计算机即时显示生产线所有库存位置、数量、型号等信息，生产一线人员根据预定的标准库存水平来决定物料投放和生产节拍控制，生产控制中心实时监控库存情况，如有偏差及时给予纠正指令。
6 CONWIP系统性能表现
CONWIP系统的引进与建立，明显改善了车间生产周期和库存水平，图4显示，采用CONWIP系统后生产周期在六个月内降低了20％，库存同样降低了16％，如图5所示。 CONWIP系统有利于生产线上人力资源的优化安排且允许物料按照规律自由地流动，这些都是由该系统本身具有的优越性决定的。
500){this.resized=true;this.style.width=500;}">
500){this.resized=true;this.style.width=500;}">
总之，CONWIP系统不仅改善车间生产周期和库存水平，而且会给车间作业和生产控制带来灵活性。
7 降低在制品库存水平
生产周期和库存水平控制是一项重要的生产制造指标，一套好的库存水平系统以及低库存水平可以带来很多好处：首先，确定的标准库存水平可以有效限制物料投放，让订单暂时停留在纸上而不是在车间里，这样可以减少占用宝贵的车间空间，减少质量缺陷和返工率进而带来直接效益，其次，低库存水平相应地缩短生产周期，如图5所示，这是符合利特尔法则。
500){this.resized=true;this.style.width=500;}">
我们可以采取下列步骤来实施降低库存的过程：
（1）首先实施按照利特尔法则计算出标准库存水平；
（2）采集各工序设备使用率并且确认使用率最高的工序；
（3）采集各工序物料排队时间并且确认排队时间最长的工序；
（4）开始降低设备使用率最高或排队时间最长的工序的库存水平，进而达到降低整个系统库存水平的目的；
（5）返回步骤（2）重复该程序，直到对预定产出有影响为止。
再次参考图5，该车间引用CONWIP系统后的第一个月平均在制品库存是750×103组芯片，通过不断削减库存同时观察对产量的影响，第二个月库存是690×103组，随后的四个月稳定在680×103组芯片。
8 结论
至此，我们分析比较了CONWIP系统和看板系统及推动式的优劣，CONWIP系统在半导体封装测试车间相对其他系统的适用性，还进一步阐述了怎样实施CONWIP系统以及不断改进的策略。这些方案的应用都由实际结果所验证，被证明是有效而可靠的。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
本文摘自《电子与封装》
李茂1，2，王安麟1
（1、上海交通大学机械与动力工程学院 上海，200030，2、英特尔产品（上海）有限公司，上海200131）
1 引言
半导体制造是一个资金高度密集、流程高度复杂的加工过程。随着市场的迅速发展，IC封装技术和工艺也不断更新换代。集成电路制造系统是目前公认的最为复杂的制造系统，而IC封装生产系统又是其中相对复杂的部分，因为相比较圆片制造过程而言，其还存在生产批量的分解、合并等等问题，目前IC封装技术正朝着低功耗、小尺寸、高速度、高集成度方向发展，新型的封装设计、封装工艺、封装设备不断涌现，未来几年，半导体封装测试企业面临的外部环境的竞争也将愈演愈烈。这对生产线的产能平衡和生产计划与控制等提出了更高的要求，而且，集成电路的生产制造需要巨大的资金投入，主要包括设备和原材料，再加上设备的生产能力对于混合产品的生产比较敏感，因此，在集成电路制造企业中，如何安排最优化的生产计划以提高设备的利用率、降低库存和制造周期，就成为了一个非常困难的过程，但同时也成为企业保证其竞争优势的极具挑战性的工作任务。
半导体的加工过程主要分为四步（如图1所示）：圆片的制造和检测及芯片的封装和测试，其中圆片的制造和检测通常被称为前道工序，主要加工过程包括化学清洗、平面光刻、离子注入、金属沉积/氧化、等离子体/化学刻蚀等，检测完的圆片被送到封装和测试厂进行后道工序的加工、主要加工过程包括贴片、环氧固化、电性能测试、激光刻饰、焊球粘结等，前道和后道工序的加工一般在不同的工厂进行。
500){this.resized=true;this.style.width=500;}">
半导体产业在国内起步较晚，对其生产控制的研究甚少，国外对前道圆片制造厂的生产计划与控制研究比较成熟，而对封装测试厂的研究很少，本文以英特尔上海芯片组（Chipset）工厂的封装和测试生产线为例，对车间库存管理系统进行研究并加以实施。
2 工厂库存管理系统分析比较
库存管理是车间生产管理的重要部分，一套好的库存管理方案能在很大程度上提升车间运作水平，如提高产量、降低生产周期、降低制造成本，反之亦然。
库存管理归类起来有两大系统，即推动式和拉动式系统，推动式系统，如制造资源计划（Manufacture Resource Planning，MRPII）或其他需求测试方法，按预先制定的提前期，用无限能力排产法编制作业计划和投放物料。
500){this.resized=true;this.style.width=500;}">
拉动式系统通常有看板（Kanban，日语是卡片的意思）系统和CONWIP（CONstant Work－In－Process）系统，物料投放需求信息是随生产线库存状态的改变而传递的。看板系统是被广泛认知的一种拉动式系统，看板系统使用一套卡片来严格控制每两个加工中心的库存，每两个加工中心的卡片数量是预先确定的，卡片数量对应库存数量，系统中总的库存被控制在卡片总数以内，只有当加工中心有排队物料并且持有授权生产的卡片（由下道工序传递来的），该道工序才能开始生产，图1是看板系统示意图，每个卡片授权上道工序生产并传送给下道工序，例如第一和第二道工序间的卡片从被接受加工的批料中腾出后变授权第一道工序前的批料接受工序1的加工，并触发原材料的投放。看板系统保证了较低的库存，各工序只生产后工序所需的物料，避免了不必要的生产，避免和减少了非急需库存。
CONWIP系统的核心是建立生产线的库存水平，当实际数量达到或超出该水平时，停止物料投放进入系统，我们称这种协议为CONWIP，因为它规定只有当制成品流出系统时，新的物料才可以投入，这样系统中总的再制品库存接近一个定值（CONstant），如图2所示，CONWIP系统没有规定每两道工序间的卡片数量，只有系统需求且又有卡片授权时，也就是有成品离开系统时，物料就可以投放进入系统，相对看板系统而言，CONWIP系统不控制单独工序前的物料、但系统中总的数量是定常的，一旦原材料授权进入CONWIP"黑匣子"便在系统内自由流动，而且会相对多地自然聚集在瓶颈工序前面。
500){this.resized=true;this.style.width=500;}">
实践证明，CONWIP系统提供了一种有效而灵活的库存管理方法，CONWIP系统的实施能够缩短生产周期，减小生产周期波动偏差，降低库存水平，此外，CONWIP系统还具有它固有的稳定性和自适应调节型，然而在半导体封装测试车间实施并保持CONWIP系统需要考虑哪些因素呢？下面将阐述CONWIP系统的优势、采用及实施方案。
3 CONWIP系统的优势
CONWIP系统通过物料投放的控制使整个车间的在制品库存保持一个定常水平，Hopp和Spearman指出[2]，从建模角度看，CONWIP系统就像一个闭环排队系统，工件在系统内部不确定地流动。
首先，拉动式系统相对于推动式系统而言，其优点如下：
（1）库存水平，（也是拉动式系统物料投放的触发点）是直观的、看得见的，而推动式系统下的生产计划是和未来一段时间内的产能相关联的，但该产能不是很直观，而且会随生产线的实时状态而改变的，因此预先制定的计划往往是不准确的；
（2）拉动式系统保持相对少的库存达到相同的产出；
（3）拉动式系统库存水平保持的差错概率要比推动式系统计划的物料投放差错概率小得多；
（4）当条件允许时，拉动式系统有助于提前生产。
其次，CONWIP系统比其他拉动式系统有更多优点：
（1）CONWIP系统实施起来更简便，整个生产线只需要设置一套卡片，而看板系统每道工序前都要设一套卡片；
（2）CONWIP系统更能适应不断改变的产品品种；
（3）CONWIP系统能够适应由于产品不同或机器意外故障造成的生产瓶颈漂移，因为它的固有属性之一就是工件会自然聚焦到实际瓶颈工序前，而总的库存数量不变；
（4）CONWIP系统能减轻各工序劳动力数量的压力，这是由其灵活的生产节奏控制而决定的。 因此，一个设计良好的CONWIP系统可以减少生产周期及其波动，降低库存成本，减轻生产线劳动力数量的压力，对于生产线上的任何变化能够更敏捷和灵活地作出反应。而且由于库存降低，质量缺陷更易于暴露或被检测出来。
4 CONWIP系统的采用
如前所述，拉动式系统比起推动式系统来，有着不可代替的优势，而且，在很多情况下，CONWIP系统胜于看板系统，但是在实际应用中，有时一套系统适合这个工厂并不一定会适合另一个工厂，那么如何为一个工厂选择一套合适的在制品库存管理系统呢？要回答这个问题，我们要考虑很多因素，如：
产品品种结构及其变化频率；
生产线具有简单重复的加工路径还是有多种加工路径；
生产线可靠性和机器故障频率高低；
生产线的瓶颈多少和瓶颈漂移情况；
原材料和零部件供应商的交货时间；
工厂劳动力数量的灵活性。
带着这些问题，我们对英特尔上海封装测试厂进行分析，试图建立一套适合该工厂的库存控制系统，该厂生产线由三十多道工序组成，某些关键工序机器故障难以预测，产品品种通常有几十种，有多条加工路径，每种产品每周需求量都有变化，而且每种产品的瓶颈分布不同，生产线有多个瓶颈，而且相对设计来说，瓶颈经常漂移；根据设计产能，生产线通常由250－300台机器组成，因此每个机台的操作工不能保证任何时间都到位。
考虑这些因素以及综合前面的分析，CONWIP系统比看板或者其他推动式系统更适合半导体封装测试工厂车间库存控制，例如，由于卡片设置的问题，看板系统不适合该工厂多品种多加工路径的制造环境，而CONWIP系统却能很好地适应这一条件，机器的不稳定性和制造瓶颈的漂移也给MRP推动式系统的生产计划带来麻烦。造成库存过多或不均，而CONWIP系统却能根据生产线现状灵活地应对，CONWIP系统还有助于提前生产一定的库存而避免产能闲置，但看板系统缺乏这样的机动性。
5 CONWIP系统标准库存数量估测
CONWIP系统被采用作为在制品库存控制方法后，接下来的任务是设置标准库存水平参数，同时满足产出和生产周期的目标要求，目前有多种方法获取该标准库存水平，如计算机仿真或其他算法。然而库存水平对于生产控制不是非常敏感，只要库存水平足以达到预期产出而且又不是很高，生产系统就会运作良好，估测标准库存水平最简单有效的是以历史统计数据作为起始点，我们可以从一道加工工序或整套生产线开始，如果我们选择整个加工路径作为CONWIP系统闭环区间，首先确定一个可行的生产周期（CT）和单位时间产量，如瓶颈工序的单位时间产量RB，然后采用利特尔法则（Little's law）计算标准库存水平（Standard WIP Level）：
WIP＝Rb×CT
该计算结果可以作为起始库存水平，可以随时间逐渐修订调整，理想状况下的生产周期（CT）等于工件加工时间，没有工件排队时间，实际上这是不可能的，因为每道工序、每个机台的产能相差各异，很难保证一批工件离开一道工序时，上道工序的工件正好到达。因此总有一定数量的待加工工件等待在工位前避免机器停工待料。因此加工周期通常都包括加工时间和排队等待时间。通常，当一条生产线从推动式系统转变为CONWIP拉动式系统时，我们不能太乐观估计生产周期，因为这样会导致起始库存水平太低而最终影响系统产量。
CONWIP系统卡片的形式可以是实体卡片，由每个生产批次承载，也可以也是电子信息存在于生产控制计算机内，计算机即时显示生产线所有库存位置、数量、型号等信息，生产一线人员根据预定的标准库存水平来决定物料投放和生产节拍控制，生产控制中心实时监控库存情况，如有偏差及时给予纠正指令。
6 CONWIP系统性能表现
CONWIP系统的引进与建立，明显改善了车间生产周期和库存水平，图4显示，采用CONWIP系统后生产周期在六个月内降低了20％，库存同样降低了16％，如图5所示。 CONWIP系统有利于生产线上人力资源的优化安排且允许物料按照规律自由地流动，这些都是由该系统本身具有的优越性决定的。
500){this.resized=true;this.style.width=500;}">
500){this.resized=true;this.style.width=500;}">
总之，CONWIP系统不仅改善车间生产周期和库存水平，而且会给车间作业和生产控制带来灵活性。
7 降低在制品库存水平
生产周期和库存水平控制是一项重要的生产制造指标，一套好的库存水平系统以及低库存水平可以带来很多好处：首先，确定的标准库存水平可以有效限制物料投放，让订单暂时停留在纸上而不是在车间里，这样可以减少占用宝贵的车间空间，减少质量缺陷和返工率进而带来直接效益，其次，低库存水平相应地缩短生产周期，如图5所示，这是符合利特尔法则。
500){this.resized=true;this.style.width=500;}">
我们可以采取下列步骤来实施降低库存的过程：
（1）首先实施按照利特尔法则计算出标准库存水平；
（2）采集各工序设备使用率并且确认使用率最高的工序；
（3）采集各工序物料排队时间并且确认排队时间最长的工序；
（4）开始降低设备使用率最高或排队时间最长的工序的库存水平，进而达到降低整个系统库存水平的目的；
（5）返回步骤（2）重复该程序，直到对预定产出有影响为止。
再次参考图5，该车间引用CONWIP系统后的第一个月平均在制品库存是750×103组芯片，通过不断削减库存同时观察对产量的影响，第二个月库存是690×103组，随后的四个月稳定在680×103组芯片。
8 结论
至此，我们分析比较了CONWIP系统和看板系统及推动式的优劣，CONWIP系统在半导体封装测试车间相对其他系统的适用性，还进一步阐述了怎样实施CONWIP系统以及不断改进的策略。这些方案的应用都由实际结果所验证，被证明是有效而可靠的。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
本文摘自《电子与封装》
晶圆级可靠性测试：器件开发的关键步骤
晶圆级可靠性测试：器件开发的关键步骤
Dave Rubin和Yuegang Zhao Keithley Instruments Inc.,
随着集成电路技术的持续发展，芯片上将集成更多器件，芯片也将采用更快的时钟速度。在这些要求的推进下，器件的几何尺寸将不断缩减，并要求在芯片的制造工艺中并不断采用新材料和新技术。这些改进对于单个器件的寿命来说影响非常大，可能造成局部区域的脆性增加、功率密度提高、器件的复杂性增加以及引入新的失效机制。从前制造器件寿命达100年的工艺在缩减尺寸之后制造的器件可能寿命不到10年--这些对于那些设计寿命为10年左右的产品来说无疑是个不利的消息。同时较小的容错空间意味着寿命问题必须在设计的一开始就给予考虑，并且在器件的开发和制造过程中一直进行监控，这个过程需要持续到最终产品完成。时至今日，器件寿命上一个很小的变化可能带来整个产品的彻底失败。
尽管大部分可靠性测试都是在器件封装级别上完成的，但许多IC制造商现在正在向晶圆级测试（WLT）转移。这种转移一般出于多方面考虑，包括将来把可靠性测试融入到晶圆的制造流程中。同已封装好的失效器件相比，晶圆级可靠性（WLR）测试也节省了大量的时间、产能、金钱以及材料的损耗。其返工时间较短，可以直接从生产线中将失效的晶圆抽出并测试，而不需要先将这部分器件封装之后再测试，封装并测试的流程需要花上两周的时间。由于大部分测试流程相似，保证了可靠性测试向WLT转移的简易性。
在半导体器件中，应力检测是衡量器件运行寿命和损耗失效的常用方法。该测试关注的失效机制位于图1所示典型失效率浴缸曲线的右侧；这就是说，并不关注与器件初用期或制造期相关的失效。
500){this.resized=true;this.style.width=500;}">
通过应力检测可以方便地做出曲线，并外推来预测器件的运行寿命。由于器件的寿命通常都是用年来度量的，因为需要采用一些手段来加速测试。最有效的方法是让器件处于应力过载状态，然后测量可以衡量性能降低的关键参数，将测得的参数外推得到器件的寿命。在图2中，曲线的右下部分（实测数据）就是在高应力状态下测得的。通过实测数据可以进行线性外推用于预测正常工作条件下器件的寿命（曲线的左上部）。
500){this.resized=true;this.style.width=500;}">
一般的WLR测试均使用应力测试技术，其中包括热载流子注入（HCI）或沟道热载流子、负偏压温度不稳定性（NBTI）、电迁移、时间相关介电层击穿（TDDB）或电荷击穿（QBD）。这些测试技术在主流CMOS器件的开发和工艺控制中运用得非常普遍（传统HCI和NBTI测试的介绍请参见附文）。
新的尺寸缩减和新材料的使用要求对这些完备的测试方法进行修改，并且升级测试工具以适应新技术。下面给出两个例子，一个是如何克服PMOS器件中与NBTI测试相关的挑战，另一个是在使用高k栅极材料的晶体管中，如何克服与电荷俘获现象相关的挑战。NBTI测试中的退化缓和
NBTI测试的特别之处在于其性能退化在去掉应力加载之后还可以恢复（图3）。当栅极电压（Vg）引入的应力卸载之后，漏极电流（Id）和阈值电压（Vt）的退化会逐渐恢复并最终返回到起始的情况。恢复的速度对温度的依赖程度很高。在室温下完全恢复的情况也见诸报道。当恢复之后如果再次在栅极引入应力，性能退化将按照上次退化的曲线发展。但在较高温度时，将有一部分退化的性能是无法抵消的，这种情况称为退化锁定。
500){this.resized=true;this.style.width=500;}">
在并行NBTI测试中，当应力卸载后Id 退化恢复过程的测量是一个极大的挑战。传统的测试方法需要花很长的时间来测试HCI退化，通常并行对器件加载应力，之后将应力源断开，对器件进行顺序测量（图4）。这种方法有两个问题：首先，从断开应力源到开始测量需要一段时间，而在这段时间内一旦应力源消失退化的恢复实际已经开始了；其次，由于顺序测量器件，其测量时间也不同，那么退化恢复的程度也有差异。对于最后一个测量的器件来说，测量时其退化程度可能是第一个被测器件的一小部分。这些缺点要求采用无应力转换的开关、可以完成多器件并行测量的测试方法。另外还要求可以通过几点测试数据估测Vt 的退化情况，而不是像传统方法那样必须使用整条Id-Vg 曲线来测量Vt 退化。
500){this.resized=true;this.style.width=500;}">
NBTI测试中，退化恢复的另一个常见问题同晶体管工作时是否能达到频繁的开关状态有关。因为只有在晶体管关断的条件下，NBTI退化才能开始恢复。因此，如果使用传统的DC应力和退化手段，如果晶体管一直处于开态，将不会有恢复现象出现，这样将会导致低估晶体管的寿命。 一种解决这些动态恢复问题的方法是采用脉冲应力取代传统的DC应力。使用这一技术，晶体管受到脉冲应力，其工作状态在开态和关态之间交替转换。这样Vt的退化就成为脉冲频率的函数。这种测试可以提供不同应用下器件恢复性能的重要信息。例如，开关频率与晶体管在不同功能电路的使用频率不同。NBTI退化与频率的对应关系可以揭示出部分电路在测试前失效的情况。
高k栅极介电材料的电荷俘获
尽管在最先进的工艺中采用高k材料有助于解决超薄栅介质层的漏电问题，但天下没有免费的午餐。随之而来的是很多个必须解决的技术难题。其中之一就是暂态电荷俘获问题。当栅极处于偏压状态下，会发生暂态电荷俘获并导致Vt漂移。在测量沟道载流子迁移率时，电荷俘获问题还会引起漏极电流降低导致测得的载流子迁移率有偏差。另外，电荷俘获还会影响到HCI、NBTI和TDDB测试中器件参数退化的测量。这是由于大部分观察到的退化现象是由薄膜中电荷俘获引起的，7但想要观察的却是器件参数真正的退化情况。
电荷俘获问题是暂态的；也就是说其影响与时间的相关性很强。传统的DC方法将不会，或很大程度上不会涉及到这个问题。现在普遍采用脉冲激励来研究暂态电荷俘获现象。
500){this.resized=true;this.style.width=500;}">图5所示的是两套不同的单脉冲电荷俘获（SPCT）测量系统的原理图。在每套系统中，晶体管的漏极接一定的偏压，在将脉冲激励加到栅极上。由栅极脉冲引起Id的变化被记录在示波器上。图中两套系统的不同之处在于带宽，图5b中所示的系统带宽很高，可以捕获很快的脉冲反应（一直到数十纳秒）。电荷陷阱一般对如此高速的脉冲都没有反应。因此可以测量到将电荷俘获现象降至最低的"净"晶体管性能。图6所示为分别使用长脉冲宽度（方波）和短脉冲宽度（三角波）测量SPCT的结果；在长脉冲宽度激励的Id-Vg曲线中，磁滞现象即是由电荷俘获造成的。在短脉冲激励的SPCT测试中，也可以观察到一些磁滞现象，这是由于薄膜在较短的时间里也俘获了一部分电荷造成的。
500){this.resized=true;this.style.width=500;}">
在较短脉冲宽度情况下，电荷俘获现象将会大大减弱，因此测得的Id比DC条件下测量值要高（图7）。
500){this.resized=true;this.style.width=500;}">
如果将使用脉冲I-V曲线得到的数据带入到模型中，计算所预测的沟道载流子迁移率会高一些，这更能反映这类高速开关晶体管的实际性能（即在实际使用时，晶体管受到电荷俘获现象的影响并不是很大）。针对不同应用范围的晶体管，分别表征其电荷俘获现象将会过于复杂。因此建模工程师们如果可以在设计时不考虑这一现象那将再好不过。如果可以在仪器的选择和测试系统的搭建时，避免与DC或慢脉冲激励相联系的假象，那么测得的结果就已经足够接近真实值了。这样建立的模型可以用于操作条件的设计优化。另外，随着沉积薄膜质量和消除电荷俘获退化效应两个方面不断取得进展，工艺工程师们也需要可以表征和追踪性能提高的测试手段。
除了在常规工作的晶体管中关注电荷俘获现象外，还可以有意在栅极中引入应力造成电荷注入。这种现象被称为电荷抽取。这样做的目的是双重的：首先，这样可以控制注入电荷的数量；其次，可以确定界面的损坏是否是应力造成的，以及这些界面处的损坏如何影响介电层的电荷俘获行为。当施加应力之后，可以用电荷抽取电流发现界面处是否有损坏。可靠性测试仪器的发展趋势
就像前文所指出的那样，可靠性测试需要与新器件的设计和新材料的使用密切关联。尽管HCI测试仍然是可靠性测试中非常重要的一环，但工程师们越来越关注于PMOS的NBTI测试；高k栅极晶体管的电荷俘获现象；以及NBTI、TDDB和HCI的叠加效应，例如NBTI增强的热载流子和TDDB增强的NBTI等。为了面对这些新挑战，测试方法已经从DC应力激励和DC、脉冲应力同时作用转向性能退化中的松弛现象研究。更进一步，当前的测试仪器包含有更全面的参数用以表征器件性能，其中包括DC I-V、C-V、电荷抽取和电荷俘获（图8）。
500){this.resized=true;this.style.width=500;}">
这些不断改进的测试要求推动工程师们不断寻找合适的测试工具，这样才能满足高效开发器件和工艺的要求。理想的测试工具需要足够敏感，可以捕获所有由应力引起的性能退化的细节，也要具有足够的灵活性，可以适用于例如应力C-V测试、电荷抽取等非传统的WLR测试。还要求测试工具具有良好的可扩展性，这样在每次采用新的测试方案时不需要再购进一套新测试系统。最后，测试工具还要易于使用，这样工程师们可以将宝贵的精力放在数据分析而不是仪器的操作上。为了满足上述要求，一套现代可靠性测试系统应该具有以下特征：◆ 可以满足加速测试，并不用在精度和外推器件寿命应用上过于折中的硬件和软件系统 ◆ 带有热卡盘的半自动或全自动探针 ◆ 低漏电的操纵装置或平行探针卡 ◆ 控制仪器、探针、卡盘的驱动设备，可以进行测试初始化、展开测试和管理数据 ◆ 可以在不同使用者的测试条件、新材料和不同失效机制间转换的灵活性 ◆ 可以方便提取最终器件寿命并在短期加速测试中预测器件寿命的软件系统
不断提高的测试规模和新材料的应用使得WLR测试比以往更为困难。这些也促进了可靠性测试和建模向上游工艺的发展--这一点在工艺的研发领域体现得更为显著。仪器制造商正致力于使测试工具更快、更敏感、具有更高的灵活性来满足降低测试成本缩短上市时间的要求。传统热载流子注入测试和负偏压温度不稳定性测试
热载流子注入(HCI)
热载流子注入（HCI）在过去几代CMOS中一直是最重要的可靠性测试方法之一。这一过程机制如下：在MOSFET中，很高的侧向电场产生热载流子（高能电子或空穴），这些热载流子会损坏MOS栅氧化层界面并导致器件I-V性能退化。由于沟道内的侧向电场是栅极电压（Vg）除以沟道长度，因此当沟道长度缩短时这种情况更加退化。由于沟道长度的缩减比例比Vg的缩减比例要高，增加的侧向电场会产生更高能量的热载流子，导致对栅氧化层的损坏更强烈。这种损坏是由载流子加速后的高动能造成的，并在粒子冲击过程中产生电子/空穴对。可以看到器件的IDS（图）、跨导和阈值电压（Vt）都发生了退化。退化首先降低器件的运行速度，最终器件会完全无法正常工作而失效。HCI测试是在加载电流应力条件下，检查MOSFET晶体管性能退化的速度。通常在应力条件下测试，这样做是为了加速器件的性能退化再外推出器件在正常使用情况下的实际寿命（正文中的图2）。
500){this.resized=true;this.style.width=500;}">
负偏压温度不稳定性（NBTI）负偏压温度不稳定性（NBTI）是在PMOS晶体管的一种失效模式，并且随着晶体管栅极工作电压的不断降低，这一问题更为严重。NBTI退化的测量依据是阈值电压随着时间的偏移，与这种偏移相联系的后果是运行速度变慢、漏电更多以及高温负偏压下驱动电流降低。NBTI测试通常是顺序加载应力的过程。在某应力条件下，加载负的栅极偏压，晶体管的其他极接地。在两个连续应力之间，使用正常的工作条件测漏极电流（Id）。将Id或者Vt的退化作为应力加载时间的函数作图。所有的应力偏压和测量都是在高温（例如，135℃）下完成。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
本文摘自《半导体国际》
Dave Rubin和Yuegang Zhao Keithley Instruments Inc.,
随着集成电路技术的持续发展，芯片上将集成更多器件，芯片也将采用更快的时钟速度。在这些要求的推进下，器件的几何尺寸将不断缩减，并要求在芯片的制造工艺中并不断采用新材料和新技术。这些改进对于单个器件的寿命来说影响非常大，可能造成局部区域的脆性增加、功率密度提高、器件的复杂性增加以及引入新的失效机制。从前制造器件寿命达100年的工艺在缩减尺寸之后制造的器件可能寿命不到10年--这些对于那些设计寿命为10年左右的产品来说无疑是个不利的消息。同时较小的容错空间意味着寿命问题必须在设计的一开始就给予考虑，并且在器件的开发和制造过程中一直进行监控，这个过程需要持续到最终产品完成。时至今日，器件寿命上一个很小的变化可能带来整个产品的彻底失败。
尽管大部分可靠性测试都是在器件封装级别上完成的，但许多IC制造商现在正在向晶圆级测试（WLT）转移。这种转移一般出于多方面考虑，包括将来把可靠性测试融入到晶圆的制造流程中。同已封装好的失效器件相比，晶圆级可靠性（WLR）测试也节省了大量的时间、产能、金钱以及材料的损耗。其返工时间较短，可以直接从生产线中将失效的晶圆抽出并测试，而不需要先将这部分器件封装之后再测试，封装并测试的流程需要花上两周的时间。由于大部分测试流程相似，保证了可靠性测试向WLT转移的简易性。
在半导体器件中，应力检测是衡量器件运行寿命和损耗失效的常用方法。该测试关注的失效机制位于图1所示典型失效率浴缸曲线的右侧；这就是说，并不关注与器件初用期或制造期相关的失效。
500){this.resized=true;this.style.width=500;}">
通过应力检测可以方便地做出曲线，并外推来预测器件的运行寿命。由于器件的寿命通常都是用年来度量的，因为需要采用一些手段来加速测试。最有效的方法是让器件处于应力过载状态，然后测量可以衡量性能降低的关键参数，将测得的参数外推得到器件的寿命。在图2中，曲线的右下部分（实测数据）就是在高应力状态下测得的。通过实测数据可以进行线性外推用于预测正常工作条件下器件的寿命（曲线的左上部）。
500){this.resized=true;this.style.width=500;}">
一般的WLR测试均使用应力测试技术，其中包括热载流子注入（HCI）或沟道热载流子、负偏压温度不稳定性（NBTI）、电迁移、时间相关介电层击穿（TDDB）或电荷击穿（QBD）。这些测试技术在主流CMOS器件的开发和工艺控制中运用得非常普遍（传统HCI和NBTI测试的介绍请参见附文）。
新的尺寸缩减和新材料的使用要求对这些完备的测试方法进行修改，并且升级测试工具以适应新技术。下面给出两个例子，一个是如何克服PMOS器件中与NBTI测试相关的挑战，另一个是在使用高k栅极材料的晶体管中，如何克服与电荷俘获现象相关的挑战。NBTI测试中的退化缓和
NBTI测试的特别之处在于其性能退化在去掉应力加载之后还可以恢复（图3）。当栅极电压（Vg）引入的应力卸载之后，漏极电流（Id）和阈值电压（Vt）的退化会逐渐恢复并最终返回到起始的情况。恢复的速度对温度的依赖程度很高。在室温下完全恢复的情况也见诸报道。当恢复之后如果再次在栅极引入应力，性能退化将按照上次退化的曲线发展。但在较高温度时，将有一部分退化的性能是无法抵消的，这种情况称为退化锁定。
500){this.resized=true;this.style.width=500;}">
在并行NBTI测试中，当应力卸载后Id 退化恢复过程的测量是一个极大的挑战。传统的测试方法需要花很长的时间来测试HCI退化，通常并行对器件加载应力，之后将应力源断开，对器件进行顺序测量（图4）。这种方法有两个问题：首先，从断开应力源到开始测量需要一段时间，而在这段时间内一旦应力源消失退化的恢复实际已经开始了；其次，由于顺序测量器件，其测量时间也不同，那么退化恢复的程度也有差异。对于最后一个测量的器件来说，测量时其退化程度可能是第一个被测器件的一小部分。这些缺点要求采用无应力转换的开关、可以完成多器件并行测量的测试方法。另外还要求可以通过几点测试数据估测Vt 的退化情况，而不是像传统方法那样必须使用整条Id-Vg 曲线来测量Vt 退化。
500){this.resized=true;this.style.width=500;}">
NBTI测试中，退化恢复的另一个常见问题同晶体管工作时是否能达到频繁的开关状态有关。因为只有在晶体管关断的条件下，NBTI退化才能开始恢复。因此，如果使用传统的DC应力和退化手段，如果晶体管一直处于开态，将不会有恢复现象出现，这样将会导致低估晶体管的寿命。 一种解决这些动态恢复问题的方法是采用脉冲应力取代传统的DC应力。使用这一技术，晶体管受到脉冲应力，其工作状态在开态和关态之间交替转换。这样Vt的退化就成为脉冲频率的函数。这种测试可以提供不同应用下器件恢复性能的重要信息。例如，开关频率与晶体管在不同功能电路的使用频率不同。NBTI退化与频率的对应关系可以揭示出部分电路在测试前失效的情况。
高k栅极介电材料的电荷俘获
尽管在最先进的工艺中采用高k材料有助于解决超薄栅介质层的漏电问题，但天下没有免费的午餐。随之而来的是很多个必须解决的技术难题。其中之一就是暂态电荷俘获问题。当栅极处于偏压状态下，会发生暂态电荷俘获并导致Vt漂移。在测量沟道载流子迁移率时，电荷俘获问题还会引起漏极电流降低导致测得的载流子迁移率有偏差。另外，电荷俘获还会影响到HCI、NBTI和TDDB测试中器件参数退化的测量。这是由于大部分观察到的退化现象是由薄膜中电荷俘获引起的，7但想要观察的却是器件参数真正的退化情况。
电荷俘获问题是暂态的；也就是说其影响与时间的相关性很强。传统的DC方法将不会，或很大程度上不会涉及到这个问题。现在普遍采用脉冲激励来研究暂态电荷俘获现象。
500){this.resized=true;this.style.width=500;}">图5所示的是两套不同的单脉冲电荷俘获（SPCT）测量系统的原理图。在每套系统中，晶体管的漏极接一定的偏压，在将脉冲激励加到栅极上。由栅极脉冲引起Id的变化被记录在示波器上。图中两套系统的不同之处在于带宽，图5b中所示的系统带宽很高，可以捕获很快的脉冲反应（一直到数十纳秒）。电荷陷阱一般对如此高速的脉冲都没有反应。因此可以测量到将电荷俘获现象降至最低的"净"晶体管性能。图6所示为分别使用长脉冲宽度（方波）和短脉冲宽度（三角波）测量SPCT的结果；在长脉冲宽度激励的Id-Vg曲线中，磁滞现象即是由电荷俘获造成的。在短脉冲激励的SPCT测试中，也可以观察到一些磁滞现象，这是由于薄膜在较短的时间里也俘获了一部分电荷造成的。
500){this.resized=true;this.style.width=500;}">
在较短脉冲宽度情况下，电荷俘获现象将会大大减弱，因此测得的Id比DC条件下测量值要高（图7）。
500){this.resized=true;this.style.width=500;}">
如果将使用脉冲I-V曲线得到的数据带入到模型中，计算所预测的沟道载流子迁移率会高一些，这更能反映这类高速开关晶体管的实际性能（即在实际使用时，晶体管受到电荷俘获现象的影响并不是很大）。针对不同应用范围的晶体管，分别表征其电荷俘获现象将会过于复杂。因此建模工程师们如果可以在设计时不考虑这一现象那将再好不过。如果可以在仪器的选择和测试系统的搭建时，避免与DC或慢脉冲激励相联系的假象，那么测得的结果就已经足够接近真实值了。这样建立的模型可以用于操作条件的设计优化。另外，随着沉积薄膜质量和消除电荷俘获退化效应两个方面不断取得进展，工艺工程师们也需要可以表征和追踪性能提高的测试手段。
除了在常规工作的晶体管中关注电荷俘获现象外，还可以有意在栅极中引入应力造成电荷注入。这种现象被称为电荷抽取。这样做的目的是双重的：首先，这样可以控制注入电荷的数量；其次，可以确定界面的损坏是否是应力造成的，以及这些界面处的损坏如何影响介电层的电荷俘获行为。当施加应力之后，可以用电荷抽取电流发现界面处是否有损坏。可靠性测试仪器的发展趋势
就像前文所指出的那样，可靠性测试需要与新器件的设计和新材料的使用密切关联。尽管HCI测试仍然是可靠性测试中非常重要的一环，但工程师们越来越关注于PMOS的NBTI测试；高k栅极晶体管的电荷俘获现象；以及NBTI、TDDB和HCI的叠加效应，例如NBTI增强的热载流子和TDDB增强的NBTI等。为了面对这些新挑战，测试方法已经从DC应力激励和DC、脉冲应力同时作用转向性能退化中的松弛现象研究。更进一步，当前的测试仪器包含有更全面的参数用以表征器件性能，其中包括DC I-V、C-V、电荷抽取和电荷俘获（图8）。
500){this.resized=true;this.style.width=500;}">
这些不断改进的测试要求推动工程师们不断寻找合适的测试工具，这样才能满足高效开发器件和工艺的要求。理想的测试工具需要足够敏感，可以捕获所有由应力引起的性能退化的细节，也要具有足够的灵活性，可以适用于例如应力C-V测试、电荷抽取等非传统的WLR测试。还要求测试工具具有良好的可扩展性，这样在每次采用新的测试方案时不需要再购进一套新测试系统。最后，测试工具还要易于使用，这样工程师们可以将宝贵的精力放在数据分析而不是仪器的操作上。为了满足上述要求，一套现代可靠性测试系统应该具有以下特征：◆ 可以满足加速测试，并不用在精度和外推器件寿命应用上过于折中的硬件和软件系统 ◆ 带有热卡盘的半自动或全自动探针 ◆ 低漏电的操纵装置或平行探针卡 ◆ 控制仪器、探针、卡盘的驱动设备，可以进行测试初始化、展开测试和管理数据 ◆ 可以在不同使用者的测试条件、新材料和不同失效机制间转换的灵活性 ◆ 可以方便提取最终器件寿命并在短期加速测试中预测器件寿命的软件系统
不断提高的测试规模和新材料的应用使得WLR测试比以往更为困难。这些也促进了可靠性测试和建模向上游工艺的发展--这一点在工艺的研发领域体现得更为显著。仪器制造商正致力于使测试工具更快、更敏感、具有更高的灵活性来满足降低测试成本缩短上市时间的要求。传统热载流子注入测试和负偏压温度不稳定性测试
热载流子注入(HCI)
热载流子注入（HCI）在过去几代CMOS中一直是最重要的可靠性测试方法之一。这一过程机制如下：在MOSFET中，很高的侧向电场产生热载流子（高能电子或空穴），这些热载流子会损坏MOS栅氧化层界面并导致器件I-V性能退化。由于沟道内的侧向电场是栅极电压（Vg）除以沟道长度，因此当沟道长度缩短时这种情况更加退化。由于沟道长度的缩减比例比Vg的缩减比例要高，增加的侧向电场会产生更高能量的热载流子，导致对栅氧化层的损坏更强烈。这种损坏是由载流子加速后的高动能造成的，并在粒子冲击过程中产生电子/空穴对。可以看到器件的IDS（图）、跨导和阈值电压（Vt）都发生了退化。退化首先降低器件的运行速度，最终器件会完全无法正常工作而失效。HCI测试是在加载电流应力条件下，检查MOSFET晶体管性能退化的速度。通常在应力条件下测试，这样做是为了加速器件的性能退化再外推出器件在正常使用情况下的实际寿命（正文中的图2）。
500){this.resized=true;this.style.width=500;}">
负偏压温度不稳定性（NBTI）负偏压温度不稳定性（NBTI）是在PMOS晶体管的一种失效模式，并且随着晶体管栅极工作电压的不断降低，这一问题更为严重。NBTI退化的测量依据是阈值电压随着时间的偏移，与这种偏移相联系的后果是运行速度变慢、漏电更多以及高温负偏压下驱动电流降低。NBTI测试通常是顺序加载应力的过程。在某应力条件下，加载负的栅极偏压，晶体管的其他极接地。在两个连续应力之间，使用正常的工作条件测漏极电流（Id）。将Id或者Vt的退化作为应力加载时间的函数作图。所有的应力偏压和测量都是在高温（例如，135℃）下完成。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
本文摘自《半导体国际》
IC测试原理-存储器和逻辑芯片的测试
IC测试原理-存储器和逻辑芯片的测试
许伟达
（科利登系统有限公司）
1 存储器芯片测试
存储器芯片是在特定条件下用来存储数字信息的芯片。存储的信息可以是操作代码，数据文件或者是二者的结合。根据特性的不同，存储器可以分为以下几类，如表1所示。
500){this.resized=true;this.style.width=500;}">
2 存储器术语的定义
在讨论存储器芯片测试之前，有必要先定义一些相关的术语。
写入恢复时间(Write Recovery Time)：一个存储单元在写入操作之后到能正确读取之前这中间必须等待的时间。
锁存时间(Hold Time) ：输入数据电平在锁存输入时钟之后必须保持的时间间隔。
数据保存时间（Pause Test）：存储器单元能保持它们状态的时间，也是存储器内容能保持时间的测试。
刷新时间(Refresh Time) ：存储器刷新前的最大允许时间间隔。
建立时间(Setup Time)：输入数据电平在锁存时钟之前必须稳定保持的时间间隔。
速度(Speed)：功能速度测试是通过重复地进行功能测试，同时改变芯片测试的周期或频率来完成的。测试的周期通常使用二进制搜索的办法来进行改变。这些测试能够测出芯片的最快运行速度。
读取时间(Access time)：通常是指在读使能，芯片被选中或地址改变到输出端输出新数据的所需的时间。读取时间取决于存取单元排列次序。
3 存储器芯片所需的功能测试
存储器芯片必须经过许多必要的测试以保证其功能正确。这些测试主要用来确保芯片不包含以下任何一种类型的错误：
存储单元短路：存储单元与电源或者地短路。
存储单元开路：存储单元在写入时状态不能改变。
相邻单元短路：根据不同的生产工艺，相邻的单元会被写入相同或相反的数据。
地址开路或短路：这种错误引起一个存储单元对应多个地址或者多个地址对应一个存储单元。这种错误不容易被检测，因为我们一次只能检查输入地址所对应的输出响应，很难确定是哪一个物理地址被真正读取。
存储单元干扰：它是指在写入或者读取一个存储单元的时候可能会引起它相邻的存储单元状态的改变，也就是状态被干扰了。
4 存储器芯片测试时用于错误检测的测试向量
测试向量是施加给存储器芯片的一系列的功能，即不同的读和写等的功能组合。它主要用于测试芯片的功能错误。常用的存储器测试向量如下所示，分别介绍一下他们的执行方式以及测试目的。
全“0”和全“1”测试图形:共含 4n个图形内容
执行方式：对所有单元写“1”再读取验证所有单元。对所有单元写“0”再读取验证所有单元。
目的： 检查存储单元短路或者开路错误。也能检查相邻单元短路的问题。
棋盘格(Checkerboard)测试图形:共含 4n个图形内容
执行方式：先运行0-1棋盘格向量，也就是第一个单元写1，第二个单元写0，第三个单元再写1，依此类推，直到最后一个单元，接下来再读取并验证所有单元。再运行一个1-0棋盘格向量，就是对所有单元写入跟0-1棋盘格完全相反的数据，再读取并验证所有单元。
目的： 这是功能测试，地址解码和单元干扰的一个最基本最简单的测试向量。它还能检查连续地址错误或者干扰错误，也通常用它作为存取时间的测量。
行进（Marching）测试图形:共含 5n个图形内容
执行方式：先对所有单元写0.读取第一个单元，再对第一个单元写1。再读取第二个单元，再对第二个单元写1，依此类推，直到最后一个单元。最后再重复上述操作，只是写入数据相反。
目的： 这是功能测试，地址解码和单元干扰的一个最基本最简单的测试向量。它还能检查连续地址错误或者干扰错误，也通常用它作为存取时间的测量。
行走（Walking）测试图形:共含 2n^2个图形内容
执行方式：先对所有单元写0,再读取所有单元。接下来对第一个单元写1，读取所有单元，读完之后把第一个单元写回0。再对第二个单元写1，读取所有单元，读完之后把第二个单元写回0。 继续用“1”走遍整个存储单元，然后全写“1”，用“0”走遍整个存储单元。
目的： 检查所有的地址解码错误。它的缺点是它的运行时间太长。假设读写周期为500ns，对一个4K的RAM进行行走（walking）图形测试就需要16秒的测试时间。如果知道存储器的结构，我们可以只进行行或者列的行走（walking）图形测试以减少测试时间。
Galloping写入恢复测试图形：共含12n^2 个图形内容
执行方式：对所有单元写0。再对第一个单元写1（基本单元），读取第二个单元，然后返回来读取第一个单元。再对第二个单元写0，读第二个单元。接下来再在其它所有单元和基本单元之间重复这个操作。等第一个单元作为基本单元的操作完成之后，再把第二个单元作为基本单元，再作同样的操作。依此类推，直到所有单元都被当过基本单元。最后，再重复上述过程，但写入数据相反。
目的： 这是功能测试，地址解码测试和干扰测试一个极好的向量。如果选择适当的时序，它还可以很好地用于写入恢复测试。同时它也能很好地用于读取时间测试。
其他的测试向量都类似于以上这些向量，都基于相同的核心理念。
5 动态随机读取存储器(DRAM)
动态随机读取存储器（DRAM）的测试有以下的一些特殊要求：
①行地址和列地址在相同的地址线上输入（行列地址复用）。他们分别通过RAS和CAS信号来锁存。
②需要在固定的时间间隔内对芯片进行刷新。
③DRAM能够进行页操作。因此需要保持行地址不变而改变列地址（或者相反）。
6 逻辑器件测试介绍
逻辑芯片功能测试用于保证被测器件能够正确完成其预期的功能。为了达到这个目的，必须先创建测试向量或者真值表，用于检测被测器件的内部故障。按故障覆盖率设计的真值表只能检测覆盖的故障。测试向量与测试时序结合在一起组成了逻辑器件功能测试的核心。
7 测试向量
测试向量-也称作测试图形或者真值表-由输入和输出状态组成，代表被测器件的逻辑功能。输入和输出状态是由字符来表示的，通常1/0用来表示输入状态，L/H/Z用来表示输出状态，X用来表示没有输入也不比较输出的状态。事实上可以用任何一套字符来表示真值表，只要测试系统能够正确解释和执行每个字符相应的功能。
测试向量是存储在向量存储器里面的，每行单独的向量代表一个单一测试周期的“原始”数据。从向量存储器里输入的数据与时序，波形格式以及电压数据结合在一起，通过通道电性能驱动电路施加给待测器件。待测器件的输出通过通道电性能电路上的比较电路在适当的采样时间与存储在向量存储器里的数据进行比较。这种测试被称作存储响应。
测试向量序列，除了待测器件的输入输出数据，还可能包含测试系统的一些运作指令。比如，时序的实时变换意味着以一个又一个向量之间的时间值或信号的格式发生变化了。输入驱动器可能需要被打开或者关闭，输出比较器也可能需要选择性地在周期之间开关。许多测试系统还支持像跳转，循环，向量重复，子程序等微操作指令。不同的测试仪，其测试仪指令的表示方式可能会不一样，这也是当把测试程序从一个测试平台转移到另一个测试平台时需要做向量转换的原因之一。
比较复杂的芯片，其测试向量一般是由芯片设计过程中的仿真数据提取而来。仿真数据需要重新整理以满足目标测试系统的格式，同时还需要做一些处理以保证正确的运行。通常测试向量是由上百万行的独立向量构成的。测试向量或者仿真数据可以由设计工程师，测试工程师或者仿真工程师来完成，但是要保证成功的向量生成，都必须对芯片本身和测试系统有非常全面地了解。
8 测试资源的消耗值
当开发一个功能测试时，待测器件各方面的性能与功能都要考虑到。以下这些参数都要仔细地进行测试：
·VDD Min/Max (待测器件电源电压)
·VIL/VIH (输入电平)
·VOL/VOH (输出电平)
·IOL/IOH (输出负载电流)
·VREF (IOL/IOH转换电平值) ·测试频率（测试使用的周期）
·输入信号时序（时钟/建立时间/保持时间/ 控制）
·输入信号格式（输入信号的波形）
·输出时序（在周期内何时对输出进行采样）
·向量序列（向量文件内的开始/停止点）
上述的这些列表说明了功能测试会占用测试系统的大部分资源。功能测试主要由两大块组成，一是测试向量文件，另外一块是包含测试指令的主测试程序。测试向量代表了测试待测器件所需的输入输出逻辑状态。主测试程序包含了保证测试仪硬件能产生必要的电压，波形和时序等所必需的信息，如图1所示。
500){this.resized=true;this.style.width=500;}">
当执行功能测试的时候，测试系统把输入波形施加给待测器件，并一个周期一个周期，一个管脚一个管脚地监控输出数据。如果有任何的输出数据不符合预期的逻辑状态，电压或者时序，该功能测试结果为失效器件。
到现在我们讨论了相对简单的存储器和数字芯片测试的基本测试技术。在此文接下来的两章里，我们将讨论测试更为复杂的混合信号和射频/无线芯片的独特要求。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
本文摘自《半导体技术》
许伟达
（科利登系统有限公司）
1 存储器芯片测试
存储器芯片是在特定条件下用来存储数字信息的芯片。存储的信息可以是操作代码，数据文件或者是二者的结合。根据特性的不同，存储器可以分为以下几类，如表1所示。
500){this.resized=true;this.style.width=500;}">
2 存储器术语的定义
在讨论存储器芯片测试之前，有必要先定义一些相关的术语。
写入恢复时间(Write Recovery Time)：一个存储单元在写入操作之后到能正确读取之前这中间必须等待的时间。
锁存时间(Hold Time) ：输入数据电平在锁存输入时钟之后必须保持的时间间隔。
数据保存时间（Pause Test）：存储器单元能保持它们状态的时间，也是存储器内容能保持时间的测试。
刷新时间(Refresh Time) ：存储器刷新前的最大允许时间间隔。
建立时间(Setup Time)：输入数据电平在锁存时钟之前必须稳定保持的时间间隔。
速度(Speed)：功能速度测试是通过重复地进行功能测试，同时改变芯片测试的周期或频率来完成的。测试的周期通常使用二进制搜索的办法来进行改变。这些测试能够测出芯片的最快运行速度。
读取时间(Access time)：通常是指在读使能，芯片被选中或地址改变到输出端输出新数据的所需的时间。读取时间取决于存取单元排列次序。
3 存储器芯片所需的功能测试
存储器芯片必须经过许多必要的测试以保证其功能正确。这些测试主要用来确保芯片不包含以下任何一种类型的错误：
存储单元短路：存储单元与电源或者地短路。
存储单元开路：存储单元在写入时状态不能改变。
相邻单元短路：根据不同的生产工艺，相邻的单元会被写入相同或相反的数据。
地址开路或短路：这种错误引起一个存储单元对应多个地址或者多个地址对应一个存储单元。这种错误不容易被检测，因为我们一次只能检查输入地址所对应的输出响应，很难确定是哪一个物理地址被真正读取。
存储单元干扰：它是指在写入或者读取一个存储单元的时候可能会引起它相邻的存储单元状态的改变，也就是状态被干扰了。
4 存储器芯片测试时用于错误检测的测试向量
测试向量是施加给存储器芯片的一系列的功能，即不同的读和写等的功能组合。它主要用于测试芯片的功能错误。常用的存储器测试向量如下所示，分别介绍一下他们的执行方式以及测试目的。
全“0”和全“1”测试图形:共含 4n个图形内容
执行方式：对所有单元写“1”再读取验证所有单元。对所有单元写“0”再读取验证所有单元。
目的： 检查存储单元短路或者开路错误。也能检查相邻单元短路的问题。
棋盘格(Checkerboard)测试图形:共含 4n个图形内容
执行方式：先运行0-1棋盘格向量，也就是第一个单元写1，第二个单元写0，第三个单元再写1，依此类推，直到最后一个单元，接下来再读取并验证所有单元。再运行一个1-0棋盘格向量，就是对所有单元写入跟0-1棋盘格完全相反的数据，再读取并验证所有单元。
目的： 这是功能测试，地址解码和单元干扰的一个最基本最简单的测试向量。它还能检查连续地址错误或者干扰错误，也通常用它作为存取时间的测量。
行进（Marching）测试图形:共含 5n个图形内容
执行方式：先对所有单元写0.读取第一个单元，再对第一个单元写1。再读取第二个单元，再对第二个单元写1，依此类推，直到最后一个单元。最后再重复上述操作，只是写入数据相反。
目的： 这是功能测试，地址解码和单元干扰的一个最基本最简单的测试向量。它还能检查连续地址错误或者干扰错误，也通常用它作为存取时间的测量。
行走（Walking）测试图形:共含 2n^2个图形内容
执行方式：先对所有单元写0,再读取所有单元。接下来对第一个单元写1，读取所有单元，读完之后把第一个单元写回0。再对第二个单元写1，读取所有单元，读完之后把第二个单元写回0。 继续用“1”走遍整个存储单元，然后全写“1”，用“0”走遍整个存储单元。
目的： 检查所有的地址解码错误。它的缺点是它的运行时间太长。假设读写周期为500ns，对一个4K的RAM进行行走（walking）图形测试就需要16秒的测试时间。如果知道存储器的结构，我们可以只进行行或者列的行走（walking）图形测试以减少测试时间。
Galloping写入恢复测试图形：共含12n^2 个图形内容
执行方式：对所有单元写0。再对第一个单元写1（基本单元），读取第二个单元，然后返回来读取第一个单元。再对第二个单元写0，读第二个单元。接下来再在其它所有单元和基本单元之间重复这个操作。等第一个单元作为基本单元的操作完成之后，再把第二个单元作为基本单元，再作同样的操作。依此类推，直到所有单元都被当过基本单元。最后，再重复上述过程，但写入数据相反。
目的： 这是功能测试，地址解码测试和干扰测试一个极好的向量。如果选择适当的时序，它还可以很好地用于写入恢复测试。同时它也能很好地用于读取时间测试。
其他的测试向量都类似于以上这些向量，都基于相同的核心理念。
5 动态随机读取存储器(DRAM)
动态随机读取存储器（DRAM）的测试有以下的一些特殊要求：
①行地址和列地址在相同的地址线上输入（行列地址复用）。他们分别通过RAS和CAS信号来锁存。
②需要在固定的时间间隔内对芯片进行刷新。
③DRAM能够进行页操作。因此需要保持行地址不变而改变列地址（或者相反）。
6 逻辑器件测试介绍
逻辑芯片功能测试用于保证被测器件能够正确完成其预期的功能。为了达到这个目的，必须先创建测试向量或者真值表，用于检测被测器件的内部故障。按故障覆盖率设计的真值表只能检测覆盖的故障。测试向量与测试时序结合在一起组成了逻辑器件功能测试的核心。
7 测试向量
测试向量-也称作测试图形或者真值表-由输入和输出状态组成，代表被测器件的逻辑功能。输入和输出状态是由字符来表示的，通常1/0用来表示输入状态，L/H/Z用来表示输出状态，X用来表示没有输入也不比较输出的状态。事实上可以用任何一套字符来表示真值表，只要测试系统能够正确解释和执行每个字符相应的功能。
测试向量是存储在向量存储器里面的，每行单独的向量代表一个单一测试周期的“原始”数据。从向量存储器里输入的数据与时序，波形格式以及电压数据结合在一起，通过通道电性能驱动电路施加给待测器件。待测器件的输出通过通道电性能电路上的比较电路在适当的采样时间与存储在向量存储器里的数据进行比较。这种测试被称作存储响应。
测试向量序列，除了待测器件的输入输出数据，还可能包含测试系统的一些运作指令。比如，时序的实时变换意味着以一个又一个向量之间的时间值或信号的格式发生变化了。输入驱动器可能需要被打开或者关闭，输出比较器也可能需要选择性地在周期之间开关。许多测试系统还支持像跳转，循环，向量重复，子程序等微操作指令。不同的测试仪，其测试仪指令的表示方式可能会不一样，这也是当把测试程序从一个测试平台转移到另一个测试平台时需要做向量转换的原因之一。
比较复杂的芯片，其测试向量一般是由芯片设计过程中的仿真数据提取而来。仿真数据需要重新整理以满足目标测试系统的格式，同时还需要做一些处理以保证正确的运行。通常测试向量是由上百万行的独立向量构成的。测试向量或者仿真数据可以由设计工程师，测试工程师或者仿真工程师来完成，但是要保证成功的向量生成，都必须对芯片本身和测试系统有非常全面地了解。
8 测试资源的消耗值
当开发一个功能测试时，待测器件各方面的性能与功能都要考虑到。以下这些参数都要仔细地进行测试：
·VDD Min/Max (待测器件电源电压)
·VIL/VIH (输入电平)
·VOL/VOH (输出电平)
·IOL/IOH (输出负载电流)
·VREF (IOL/IOH转换电平值) ·测试频率（测试使用的周期）
·输入信号时序（时钟/建立时间/保持时间/ 控制）
·输入信号格式（输入信号的波形）
·输出时序（在周期内何时对输出进行采样）
·向量序列（向量文件内的开始/停止点）
上述的这些列表说明了功能测试会占用测试系统的大部分资源。功能测试主要由两大块组成，一是测试向量文件，另外一块是包含测试指令的主测试程序。测试向量代表了测试待测器件所需的输入输出逻辑状态。主测试程序包含了保证测试仪硬件能产生必要的电压，波形和时序等所必需的信息，如图1所示。
500){this.resized=true;this.style.width=500;}">
当执行功能测试的时候，测试系统把输入波形施加给待测器件，并一个周期一个周期，一个管脚一个管脚地监控输出数据。如果有任何的输出数据不符合预期的逻辑状态，电压或者时序，该功能测试结果为失效器件。
到现在我们讨论了相对简单的存储器和数字芯片测试的基本测试技术。在此文接下来的两章里，我们将讨论测试更为复杂的混合信号和射频/无线芯片的独特要求。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
本文摘自《半导体技术》
适用于高电压测试的电容器分选机
适用于高电压测试的电容器分选机
靳建鼎
（太原风华信息装备股份有限公司，山西 太原 030024）
1 引言
新产品和新功能的电子整机日新月异，因而对电容器的各方面性能指标提出了更高的要求，在"绿色照明工程"、新光源、节能灯、开关电源、电磁防护、汽车电子及航空航天和军事领域等电子设备中，对电容器质量尤其是"高频、高压、高湿、抗电磁干扰"方面的要求越来越高。本文介绍一款适用于4000V耐电压薄膜电容器测试的分选机。电容分选机在国外已有较长历史，而我国在20世纪80年代末期才开始研制生产，逐步替代进口，改变了进口电容一统天下的局面。目前，国内生产的电容分选机主要采用振动上料方式，链条带动夹具传动实现测试分选。普通存在设备大、速度低和维护难等缺点；国外发展相对较快，大部分也是采用振动上料方式，但也存在电容上品率低、容易卡住电容和维护难等不足，尤其是不能满足2000V以上的高耐压测试要求。分选是电容器交给用户前的最后一到质量保证工序，因而决定了分选机的重要性，我们研制的FX－120薄膜电容自动分选机的功能是完成薄膜电容器的测试分选，主要进行容量不足检测、直流飞弧检测、直流双向耐压测试、损耗及容量测试并自动分选，分档选入相应的料盒中，本设备采用独特的载板直接上料方式以及独特的测试方式，既减少了原有的拔芯环节又满足了高压测试的要求，大大提高了生产效率和产品合格率。2 项目的组成及工作原理
2.1 组成及工艺流程
FX－120薄膜电容分选机主要由载料板上料部件、链条传送部件、拔芯部件、电容器整形部件、电容耐压和容量测试部件、分选下料部件等组成，设备采用了PLC控制、中文触摸屏显示界面、凸轮组连动和气动相结合的结构。其工艺流程图如图1。
500){this.resized=true;this.style.width=500;}">
2.2 工作原理
首先将载有电容器的载料板放入上料槽中，上料机构带动载料板自动进料并通过气缸吸取、翻转90°后放入链条传送部件，当光纤传感器检测到电容管脚时，拔芯部件动作将电容器从载料板上拔出送入小盘，经两次管脚整形后送入测试分选大盘，在大盘上对电容器进行Co测试，FO飞弧检测、DCTV直流正反向充电耐压测试、ΔC容量及D1损耗测试、最后把电容器分选到相应料框中，图2是基本机构图。
500){this.resized=true;this.style.width=500;}">
2.3 主要部件
2.3.1 上料机构
首先，通过电机传动将料盒中的母料载板带至料盒前端，再经负压将母料载板吸放至送料部件链条上，母料载板传送至推料部件处，再由机械爪将电容一个一个拔出，推至小盘，完成上料动作。如何保证机械爪准确无误地分离电容，而不附带出其他是该设备的关键技术之一。此处的设计是通过两个滚轮将母料的载板压紧，而且两滚轮的位置需要准确定位。经过大量试验，以及多次现场使用试验，认为利用滚轮压料结构简单，而且能够实现不同规格电容的上料动作，推料准确可靠。 这一上料机构的独特设计，大大提高了生产效率，提高了上品率。上一工艺完成的母料载板可直接放入料柜，进行上料、拔料、测试分选。不再用人工或通过拔芯机拔料再振动上料。
2.3.2 小转盘机构
小转盘机构的功能是把从母料上拔出的电容传送至测试分选机构。采用精密分度机构驱动以保证小盘转动精确可靠。在此机构中，夹、放电容的动作是由凸轮时序控制。
由于在测试分选机构中，电容的两个引线被分别放置在两个电极端进行加压测试，所以要求在此之前两个引线应平整而且张开适当角度，针对这一要求，本文设计了两个整形引线部件，主要完成电容引线的整形工艺。
2.3.3 测试分选机构
测试分选机构是实现电容分选的关键机构。在此机构中完成对电容的CO测试、FO飞弧检测、DCTV直流正向反向充电耐压测试，容量损耗测试等，最后将电容分选到相应的料框中。
在该机构中，测试盘的转动也是精密分度机构驱动，以保证测试盘转动精确可靠。测试盘的电极加压、测试信号接入及夹子的开合动作均由凸轮时序控制完成。
3 电气控制
3.1 硬件设计
电气控制的原理框图如下图3所示。
500){this.resized=true;this.style.width=500;}">
3.1.1 电气控制系统
采用了可编程控制器（PLC）技术，它具有通用、灵活、抗干扰能力强、可靠性高等特点，本项目预留有输入、输出扩展空间，为软硬件的升级提供了方便，适应客户增加的需求。
3.1.2 中英文显示操作屏
通过操作实现人机对话，显示产品分选总数，C0、FO、TV1、TV2等不合格品数的显示，计数器的复位与设置，设备信息和故障信息显示等。
3.1.3 光纤传感器
光线传感器在本设备中主要是检查电容载板和电容引脚，光纤传感器具有灵敏度高且可调，反应速度快，体积小，易安装等特点，我们选择了反射性光纤传感器和放大器。
3.1.4 光码盘
我们用8个光电开关组成光码盘部件进行角度编码，这一设计节约了成本，也完成了角度编码功能。通过光码盘不同的位置来改变编码区域的角度范围。PLC通过采集光码盘的状态来判定转位角度区域，并发出控制信号。
3.1.5 电磁阀
PLC通过控制电磁阀来控制各气缸动作，负压的产生等，完成电路系统与气路系统的联接。
3.1.6 转位电机
转位是整机运行的核心，要求低速启动，速度可调，运行稳定。
3.1.7 进给电极
进给的准确与否直接关系到电容上品率和合格率，所以我们选择松下小惯量伺服系统驱动，该系统具有起停速度快，惯量小，定位准确等特点。4 软件设计
项目软件设计为手动和自动两种模式。软件工作流程如图4所示。
500){this.resized=true;this.style.width=500;}">
5 气动控制
液压与气动技术是机械设备中发展最快的技术之一，特别是近年来与微电子、计算机技术相结合，使液压与气动技术进入了一个新的发展阶段，而气动控制系统结构简单、成本低，压力等级低，使用安全，与液压传动相比流动损失小、可靠性高、寿命长、基于以上这些优点，气动系统是本设备的首选控制系统。设备中采用SMC公司的气动控制系统。
气动系统原理如图5所示。
500){this.resized=true;this.style.width=500;}">
FX－120薄膜电容自动分选机使用了13个气缸、1个真空发生器，13个电磁阀、以及数量不等的节流阀等，这些气动控制元件、执行元件完成了设备的上料、整形、落料等动作。整个气路系统运行安全可靠、调节方便。
6 关键技术及解决方案
（1）高压测试上采用活动电极和固定电极相配合的独特测试结构，铜电极压紧测试，与传统的链条滑动方式相比较，避免了高压拉弧的不足，满足高压测试的要求，图6是电极结构图。
500){this.resized=true;this.style.width=500;}">
（2）如何保证推料时机械爪准确无误地分离电容，而不附带出其他电容是该设备的关键技术之一。
（3）通过调整各传感器和推料机械爪的位置即可实现不同规格电容的分选。这也就是本设备之所以能够用一套上料机构实现不同规格电容上料的原因，这一设计可使整机成本大降低，调整方便效率提高。（4）小盘及大盘的转动精度直接影响电容芯子的夹取是否到位，分选能否实现。本机采用了进口高精度间歇分度机构并结合夹子的张合动作完成准确夹取。
（5）本机的动作多，是时序控制比较复杂，采用了结构精密的凸轮机构，简化了复杂的时序控制。
7 主要技术指标：
容量测量范围 0.0010－19μF
飞弧检测范围 DC100－1500V
耐压检测范围 DC85－4000V
分选速度 120只/min
8 结束语
本项目研制的电容分选机的性能指标与国内外分选机相比，有明显的优势，性价比高，尤其可满足高耐压电容的需求，目前已批量生产，在用户现场运行良好，具有较大的市场前景。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
http://www.zhijv.com/news1/6.htm本文摘自《电子工业专用设备》
靳建鼎
（太原风华信息装备股份有限公司，山西 太原 030024）
1 引言
新产品和新功能的电子整机日新月异，因而对电容器的各方面性能指标提出了更高的要求，在"绿色照明工程"、新光源、节能灯、开关电源、电磁防护、汽车电子及航空航天和军事领域等电子设备中，对电容器质量尤其是"高频、高压、高湿、抗电磁干扰"方面的要求越来越高。本文介绍一款适用于4000V耐电压薄膜电容器测试的分选机。电容分选机在国外已有较长历史，而我国在20世纪80年代末期才开始研制生产，逐步替代进口，改变了进口电容一统天下的局面。目前，国内生产的电容分选机主要采用振动上料方式，链条带动夹具传动实现测试分选。普通存在设备大、速度低和维护难等缺点；国外发展相对较快，大部分也是采用振动上料方式，但也存在电容上品率低、容易卡住电容和维护难等不足，尤其是不能满足2000V以上的高耐压测试要求。分选是电容器交给用户前的最后一到质量保证工序，因而决定了分选机的重要性，我们研制的FX－120薄膜电容自动分选机的功能是完成薄膜电容器的测试分选，主要进行容量不足检测、直流飞弧检测、直流双向耐压测试、损耗及容量测试并自动分选，分档选入相应的料盒中，本设备采用独特的载板直接上料方式以及独特的测试方式，既减少了原有的拔芯环节又满足了高压测试的要求，大大提高了生产效率和产品合格率。2 项目的组成及工作原理
2.1 组成及工艺流程
FX－120薄膜电容分选机主要由载料板上料部件、链条传送部件、拔芯部件、电容器整形部件、电容耐压和容量测试部件、分选下料部件等组成，设备采用了PLC控制、中文触摸屏显示界面、凸轮组连动和气动相结合的结构。其工艺流程图如图1。
500){this.resized=true;this.style.width=500;}">
2.2 工作原理
首先将载有电容器的载料板放入上料槽中，上料机构带动载料板自动进料并通过气缸吸取、翻转90°后放入链条传送部件，当光纤传感器检测到电容管脚时，拔芯部件动作将电容器从载料板上拔出送入小盘，经两次管脚整形后送入测试分选大盘，在大盘上对电容器进行Co测试，FO飞弧检测、DCTV直流正反向充电耐压测试、ΔC容量及D1损耗测试、最后把电容器分选到相应料框中，图2是基本机构图。
500){this.resized=true;this.style.width=500;}">
2.3 主要部件
2.3.1 上料机构
首先，通过电机传动将料盒中的母料载板带至料盒前端，再经负压将母料载板吸放至送料部件链条上，母料载板传送至推料部件处，再由机械爪将电容一个一个拔出，推至小盘，完成上料动作。如何保证机械爪准确无误地分离电容，而不附带出其他是该设备的关键技术之一。此处的设计是通过两个滚轮将母料的载板压紧，而且两滚轮的位置需要准确定位。经过大量试验，以及多次现场使用试验，认为利用滚轮压料结构简单，而且能够实现不同规格电容的上料动作，推料准确可靠。 这一上料机构的独特设计，大大提高了生产效率，提高了上品率。上一工艺完成的母料载板可直接放入料柜，进行上料、拔料、测试分选。不再用人工或通过拔芯机拔料再振动上料。
2.3.2 小转盘机构
小转盘机构的功能是把从母料上拔出的电容传送至测试分选机构。采用精密分度机构驱动以保证小盘转动精确可靠。在此机构中，夹、放电容的动作是由凸轮时序控制。
由于在测试分选机构中，电容的两个引线被分别放置在两个电极端进行加压测试，所以要求在此之前两个引线应平整而且张开适当角度，针对这一要求，本文设计了两个整形引线部件，主要完成电容引线的整形工艺。
2.3.3 测试分选机构
测试分选机构是实现电容分选的关键机构。在此机构中完成对电容的CO测试、FO飞弧检测、DCTV直流正向反向充电耐压测试，容量损耗测试等，最后将电容分选到相应的料框中。
在该机构中，测试盘的转动也是精密分度机构驱动，以保证测试盘转动精确可靠。测试盘的电极加压、测试信号接入及夹子的开合动作均由凸轮时序控制完成。
3 电气控制
3.1 硬件设计
电气控制的原理框图如下图3所示。
500){this.resized=true;this.style.width=500;}">
3.1.1 电气控制系统
采用了可编程控制器（PLC）技术，它具有通用、灵活、抗干扰能力强、可靠性高等特点，本项目预留有输入、输出扩展空间，为软硬件的升级提供了方便，适应客户增加的需求。
3.1.2 中英文显示操作屏
通过操作实现人机对话，显示产品分选总数，C0、FO、TV1、TV2等不合格品数的显示，计数器的复位与设置，设备信息和故障信息显示等。
3.1.3 光纤传感器
光线传感器在本设备中主要是检查电容载板和电容引脚，光纤传感器具有灵敏度高且可调，反应速度快，体积小，易安装等特点，我们选择了反射性光纤传感器和放大器。
3.1.4 光码盘
我们用8个光电开关组成光码盘部件进行角度编码，这一设计节约了成本，也完成了角度编码功能。通过光码盘不同的位置来改变编码区域的角度范围。PLC通过采集光码盘的状态来判定转位角度区域，并发出控制信号。
3.1.5 电磁阀
PLC通过控制电磁阀来控制各气缸动作，负压的产生等，完成电路系统与气路系统的联接。
3.1.6 转位电机
转位是整机运行的核心，要求低速启动，速度可调，运行稳定。
3.1.7 进给电极
进给的准确与否直接关系到电容上品率和合格率，所以我们选择松下小惯量伺服系统驱动，该系统具有起停速度快，惯量小，定位准确等特点。4 软件设计
项目软件设计为手动和自动两种模式。软件工作流程如图4所示。
500){this.resized=true;this.style.width=500;}">
5 气动控制
液压与气动技术是机械设备中发展最快的技术之一，特别是近年来与微电子、计算机技术相结合，使液压与气动技术进入了一个新的发展阶段，而气动控制系统结构简单、成本低，压力等级低，使用安全，与液压传动相比流动损失小、可靠性高、寿命长、基于以上这些优点，气动系统是本设备的首选控制系统。设备中采用SMC公司的气动控制系统。
气动系统原理如图5所示。
500){this.resized=true;this.style.width=500;}">
FX－120薄膜电容自动分选机使用了13个气缸、1个真空发生器，13个电磁阀、以及数量不等的节流阀等，这些气动控制元件、执行元件完成了设备的上料、整形、落料等动作。整个气路系统运行安全可靠、调节方便。
6 关键技术及解决方案
（1）高压测试上采用活动电极和固定电极相配合的独特测试结构，铜电极压紧测试，与传统的链条滑动方式相比较，避免了高压拉弧的不足，满足高压测试的要求，图6是电极结构图。
500){this.resized=true;this.style.width=500;}">
（2）如何保证推料时机械爪准确无误地分离电容，而不附带出其他电容是该设备的关键技术之一。
（3）通过调整各传感器和推料机械爪的位置即可实现不同规格电容的分选。这也就是本设备之所以能够用一套上料机构实现不同规格电容上料的原因，这一设计可使整机成本大降低，调整方便效率提高。（4）小盘及大盘的转动精度直接影响电容芯子的夹取是否到位，分选能否实现。本机采用了进口高精度间歇分度机构并结合夹子的张合动作完成准确夹取。
（5）本机的动作多，是时序控制比较复杂，采用了结构精密的凸轮机构，简化了复杂的时序控制。
7 主要技术指标：
容量测量范围 0.0010－19μF
飞弧检测范围 DC100－1500V
耐压检测范围 DC85－4000V
分选速度 120只/min
8 结束语
本项目研制的电容分选机的性能指标与国内外分选机相比，有明显的优势，性价比高，尤其可满足高耐压电容的需求，目前已批量生产，在用户现场运行良好，具有较大的市场前景。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
http://www.zhijv.com/news1/6.htm本文摘自《电子工业专用设备》
晶圆边缘的检测
晶圆边缘的检测
Alexander E. Braun Semiconductor International高级编辑
当在器件结构上线宽持续变窄后，我们不能够再忽视晶圆的边缘了。这背后的原动力是对于降低日益恶化的表面污染的需求，粗糙的、坑洼或者断裂的边缘会引起表面污染，同时也要防止灾难性的污染 -晶圆在工艺腔体里的爆裂。此外，如果不做边缘检查，那么晶圆表面积的5-7%就没有了，这是需要重视晶圆边缘的技术原动力。
晶圆的边缘包括三部分：上斜面，顶或者冠，以及底斜面。尤其是去年以来，器件制造商已经密切关注这些部分，并且已经把废弃的边缘包含在内。这就是为什么检查系统要升级，从利用激光或CCD只关注每部分单程的顶点，到关注晶圆边缘附近，这些以前排除在外的部分，如上斜面，顶点，底斜面和背面边缘部分，转向更全面的晶圆检查。进行全面检查
很多年来，晶圆表面，包括正面和背面，已经成为检查的焦点，而边缘则被认为不太重要的。现在它却变得重要了，因为晶圆要通过缘进行操作，同时边缘也与晶圆盒相接触。 "污染不只是颗粒，还有金属污染，污染从边缘向内部区域以及表面的扩散是个重要的问题。"Hologenix董事长Philip Blaustein说："这些原子和金属颗粒倾向于粘附在边缘附近的缺陷上，这就是划伤、碎片或者粗糙引起金属粘污的源起。"
这种检查侧重于边缘抛光、CMP应用、层检、剥落和一层到另一层的污染。300毫米废弃区域缩小之后尤其如此。边缘污染，比如从边缘转移到表面的金属或者其他各种各样的颗粒-尤其对于65纳米线宽 -现在是非常重要的，这种情况下几乎每一层都要做边缘检查。背面真空过去用来搬放晶圆，但是因为300毫米晶圆是双面抛光的，所以不能有东西接触背面。因此，是通过边缘对晶圆进行搬送的，而边缘则是一直以来关注是否有损伤的一个区域。 美国Raytex执行副总裁John Valley认为CMP是边缘缺陷的来源之一。他说："CMP工艺要针对边缘情况进行特定的调整。边缘情况可能由于晶圆供应商的不同而变化，甚至会由于工艺设备的不同而变化。边缘情况已经成为必须要测量和控制的项目。"
边缘缺陷非常多，这是因为边缘与前端的洁净度不同；并且，抛光质量也不高。由于边缘这种形状，因此很难保持明确一定的平滑度。这就是如果不应用于晶圆级，边缘检查在器件级没有意义的原因所在。在晶圆到达器件制造商之前，清除掉微米以及亚微米的缺陷非常重要。
在边缘检查系统方面，视基系统（CCD相机或者线扫描相机）与激光基系统一直存在着竞争关系。激光基系统对于小缺陷更灵敏。在产能方面，激光基系统更快，当需要检查不同平面的五部分时这点很重要； 两个边缘区域的上和下，上斜面和底斜面，以及顶。还包括晶圆的缺口（notch），因为它是一个转变点，而且可视为对于有源区的损伤。
大部分前端（FEOL）检查已经发展得相当完备，但是由于工艺波动，部分芯片，以色差使得对于边缘的检查非常困难，因此边缘检查发展得还相当不够。按照August Technology公司产品经理Tuan Le的说法，边缘检查开始于八年之前，采用的似激光扫描设备用以寻找碎片和裂纹。
August的边缘检查方法是视基的，不是激光扫描工艺。因为需要处理各种表面，所以使用了多个相机在不同照明下校正的通用技术。贯穿边缘的法线，可以在顶点处检查晶圆。如果这个区域采用点光源照明，被反射后，相机只能收到一点光。其他不同的方法还有暗场和普遍明场方案。暗场聚焦于边缘，使颗粒显现突出。普遍明场源显示色差、水泡缺陷、分层和低高宽比缺陷，以及倾斜面上的碎片和裂纹。标准的建立
碎片和裂纹的测试是非常重要的，因为它们是不能被隐藏或返工，如果是机械或者热应力缺陷，还能破坏晶圆。另外一类缺陷是水泡。如果有颗粒被覆盖，不论来源于光刻胶、CMP、还是晶圆盒子粘污，随之又通过了一个热工艺，就会形成一个水泡。它可能不会对下一步工艺造成损害 ，可能在几步之后，最后到达一定程度之后才爆裂。
领先的器件制造要求100%检查晶圆边缘的水泡、碎片和裂纹。August的CTO Cory Watkins说："每个公司都有一个正规的良率管理项目。他们研究了边缘缺陷的类型，突发事件以及工艺问题，绘出了严格控制下斜角轮廓的ROI图。SEMI对于斜角轮廓的标准还比较松，分为t/3，t/4和全圆斜角轮廓。对结论的分析是要实现最小的良率损失，就要对整个边缘都检查。他们目前也涉足200毫米晶圆，同时也在指定实际的斜角轮廓。" 斜角轮廓影响良率，这是因为各层不能像粘附在t/3或者t/4上一样粘附在全圆上。此外，根据晶圆边缘形成时砂轮的状态，边缘轮廓也可能是不规则的。
目前针对边缘缺陷问题的方法是手动利用光学显微镜检查晶圆边缘。这应该自动化，但是器件制造必须首先决定他们需要什么-看哪些区域，用什么灵敏度，最佳的方法是什么，如何监控，当发现了缺陷，纠正措施是什么。
也确有一些解决方案。应用材料有一些早期时针对SEM平台的应用，当抓到一些图像时，使用光学显微镜观察晶圆边缘（图1）。这个系统提供照片使得监控实现定制，尝试定位宏观边缘缺陷，然后操纵SEM移动到那里。应用材料工艺诊断与控制组SEM部缺陷检查全球产品经理Renan Milo说："随着方法成熟、措施得当，大缺陷是能够避免， 我们的注意力将转向更小的缺陷，这就需要更好的检查和观测能力。"
500){this.resized=true;this.style.width=500;}">深入到里面
表面光学技术检测到测试表面的缺陷。通常，这些方法可采用照相机和激光束从四个方向聚焦在晶圆边缘。Bede X-Ray Metrology产品经理Petra Feichtinger说："只看表面是不够的。X-Ray衍射成像直接给出由于缺陷，比如埋层裂纹和表面划伤导致的晶格变形分布图。"该技术可以区分遍及晶圆及其边缘的这种缺陷，包括表面和晶圆体区，同时对于斜角形状变化也很敏感。X-ray衍射甚至可以检测到很小的应变场，比如与氧化层的界面处。X-ray衍射的优点是，由于它直接对晶格成像，因此既可以对光片也可以对图形晶圆进行检查，这是超越光学成像技术的地方。这使得由晶圆搬送引入的缺陷能够在它们导致器件损失或者晶圆破损之前就被隔离和清除掉，既便金属层只有几层。从晶圆到器件
像KLA-Tencor这样的OEM已经有设备平台瞄准上面和上斜面的检测。"我们有设备能够检测晶圆的上表面，但是目前没有设备能够检测顶点和低斜面。这些区域的自动缺陷检测和分类对于IC制造来说非常关键。"成长市场与已有市场主管Frank Burkeen这样说。最近针对十几个fab的基准研究发现，当按照晶圆中心或者接近中心的区域的最佳良率归一化之后，晶圆边缘芯片的良率损失在10%-50%的范围。"从200到300毫米，这个比例保持不变，但是随着晶圆尺寸变大，在边缘放更多芯片的时候，这就成为问题了。
今天的边缘检查是针对晶圆制造的优化，而不是IC。已有的设备通常都是基于激光散射的，配备有几路CCD成像，或者仅基于明场成像。同时它可用于检测裂纹、碎片、可能的颗粒和水泡，这些缺陷降低了边缘良率，很可能与薄膜和刻蚀残留相关-它们留在晶圆边缘，在接下来的工艺步骤中剥落下来（图2）。
500){this.resized=true;this.style.width=500;}">
建立这些缺陷与芯片良率损失相关性对于IC制造商来说是个挑战，但晶圆制造商不关心这些。 虽然感兴趣的缺陷，如边缘粘污和膜残留， 能够被IC制造商清楚地区分开来，但是还不能做到自动检测和分类。在对边缘残留进行检查时，较低的斜面可能是缺陷最通常的起源之处；但是，没有好的设备能判断这些。有人用倾斜SEM手动检查上表面、上斜面，有时也检查顶端的上面部分。然而，由于不能翻转晶圆，没有有效的方法来检查背面和顶端下面，其感度又能够检测到膜残留和可能引起分层的异常。
边缘问题具有多面性。主要的问题是如何发现在边缘上的是什么。今天，除了边缘专用的CCD系统，没有理想的设备来检测晶圆边缘或者对顶端成像；用SEM则几乎不可能，而且背面斜面也达不到。针对前端和背面的检测设备已经有了，但是能够收集到的晶圆边缘的信息却非常有限。利用CCD拍照，并且利用散射设备绘制成图是可能的，但是理解薄膜构成和测定边缘膜厚均匀性的设备还没有开发出来。 器件制造商面临的两个关注的问题： 边缘不完整性和颗粒，这引发了如何处理它们的问题。如果颗粒的化学构成能够确定，就能确定它们的来源。检查晶圆边缘（和表面）的困难在于，当检查分散的缺陷时，达到探测器分辨率以下是可能的，但却不是总能够区分散射的机制。当利用非散射光学观察事物时，不管怎么做，分辨率都是一个限制。
为了检查边缘，要么是需要单独的操作直接观察，要么是需要某种方式同时进行。Nanometrics公司硬件工程主管Barry Bowman说："我们的系统中采用了大景深，以便观察边缘一侧切线附近的各种情况。因此，我们能够区分象素分辨率那般大小的物体。我们采用散射型器件，因此通过校正，我们能够区分亚象素分辨率的颗粒，但是有时不能判断它们是什么。"这是散射设备的共通之处；区分确定数据信号非常困难。它可以收集与凹坑、划伤或者裂纹相关的特定信号，但是在没有特征信息的情况下，它通常不能将颗粒和划伤或者其他缺陷区分开来。这意味着只有上面是可见的，而不是整个边缘。对此，翻转晶圆是必须的，以便看到边缘的两面。 一种选择是正对着检查晶圆边缘。这强调工艺能力，至多只能观察180°。如果要看整个晶圆，就必须将其转过来得到至少两张图片。接下来是分辨率问题，它能够区分哪一类的缺陷。在散射中采用低入射光也是非常困难的，因为晶圆边缘本身就变成了一个散射面。沿着腔体旋转以便得到附近的图像。但是，分辨率受到照明光半波长的限制；因此，在DUV157纳米左右，最佳分辨率在75纳米量级。通常在大约1微米，有时在0.8或者0.7微米。
晶圆制造的关注点可能会成为器件制造关注的一部分，答案就像瑞士军刀形状之类的系统问题一样复杂。解决方案不只是设备如何发现问题，一旦有了设备，fab如何管理也在其中。如何检查测试? 在哪里检查？检查频度如何？即使（如果）有了这种设备，也还没有人知道如何利用。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
http://www.zhijv.com/news1/7.htm本文摘自《半导体国际》
Alexander E. Braun Semiconductor International高级编辑
当在器件结构上线宽持续变窄后，我们不能够再忽视晶圆的边缘了。这背后的原动力是对于降低日益恶化的表面污染的需求，粗糙的、坑洼或者断裂的边缘会引起表面污染，同时也要防止灾难性的污染 -晶圆在工艺腔体里的爆裂。此外，如果不做边缘检查，那么晶圆表面积的5-7%就没有了，这是需要重视晶圆边缘的技术原动力。
晶圆的边缘包括三部分：上斜面，顶或者冠，以及底斜面。尤其是去年以来，器件制造商已经密切关注这些部分，并且已经把废弃的边缘包含在内。这就是为什么检查系统要升级，从利用激光或CCD只关注每部分单程的顶点，到关注晶圆边缘附近，这些以前排除在外的部分，如上斜面，顶点，底斜面和背面边缘部分，转向更全面的晶圆检查。进行全面检查
很多年来，晶圆表面，包括正面和背面，已经成为检查的焦点，而边缘则被认为不太重要的。现在它却变得重要了，因为晶圆要通过缘进行操作，同时边缘也与晶圆盒相接触。 "污染不只是颗粒，还有金属污染，污染从边缘向内部区域以及表面的扩散是个重要的问题。"Hologenix董事长Philip Blaustein说："这些原子和金属颗粒倾向于粘附在边缘附近的缺陷上，这就是划伤、碎片或者粗糙引起金属粘污的源起。"
这种检查侧重于边缘抛光、CMP应用、层检、剥落和一层到另一层的污染。300毫米废弃区域缩小之后尤其如此。边缘污染，比如从边缘转移到表面的金属或者其他各种各样的颗粒-尤其对于65纳米线宽 -现在是非常重要的，这种情况下几乎每一层都要做边缘检查。背面真空过去用来搬放晶圆，但是因为300毫米晶圆是双面抛光的，所以不能有东西接触背面。因此，是通过边缘对晶圆进行搬送的，而边缘则是一直以来关注是否有损伤的一个区域。 美国Raytex执行副总裁John Valley认为CMP是边缘缺陷的来源之一。他说："CMP工艺要针对边缘情况进行特定的调整。边缘情况可能由于晶圆供应商的不同而变化，甚至会由于工艺设备的不同而变化。边缘情况已经成为必须要测量和控制的项目。"
边缘缺陷非常多，这是因为边缘与前端的洁净度不同；并且，抛光质量也不高。由于边缘这种形状，因此很难保持明确一定的平滑度。这就是如果不应用于晶圆级，边缘检查在器件级没有意义的原因所在。在晶圆到达器件制造商之前，清除掉微米以及亚微米的缺陷非常重要。
在边缘检查系统方面，视基系统（CCD相机或者线扫描相机）与激光基系统一直存在着竞争关系。激光基系统对于小缺陷更灵敏。在产能方面，激光基系统更快，当需要检查不同平面的五部分时这点很重要； 两个边缘区域的上和下，上斜面和底斜面，以及顶。还包括晶圆的缺口（notch），因为它是一个转变点，而且可视为对于有源区的损伤。
大部分前端（FEOL）检查已经发展得相当完备，但是由于工艺波动，部分芯片，以色差使得对于边缘的检查非常困难，因此边缘检查发展得还相当不够。按照August Technology公司产品经理Tuan Le的说法，边缘检查开始于八年之前，采用的似激光扫描设备用以寻找碎片和裂纹。
August的边缘检查方法是视基的，不是激光扫描工艺。因为需要处理各种表面，所以使用了多个相机在不同照明下校正的通用技术。贯穿边缘的法线，可以在顶点处检查晶圆。如果这个区域采用点光源照明，被反射后，相机只能收到一点光。其他不同的方法还有暗场和普遍明场方案。暗场聚焦于边缘，使颗粒显现突出。普遍明场源显示色差、水泡缺陷、分层和低高宽比缺陷，以及倾斜面上的碎片和裂纹。标准的建立
碎片和裂纹的测试是非常重要的，因为它们是不能被隐藏或返工，如果是机械或者热应力缺陷，还能破坏晶圆。另外一类缺陷是水泡。如果有颗粒被覆盖，不论来源于光刻胶、CMP、还是晶圆盒子粘污，随之又通过了一个热工艺，就会形成一个水泡。它可能不会对下一步工艺造成损害 ，可能在几步之后，最后到达一定程度之后才爆裂。
领先的器件制造要求100%检查晶圆边缘的水泡、碎片和裂纹。August的CTO Cory Watkins说："每个公司都有一个正规的良率管理项目。他们研究了边缘缺陷的类型，突发事件以及工艺问题，绘出了严格控制下斜角轮廓的ROI图。SEMI对于斜角轮廓的标准还比较松，分为t/3，t/4和全圆斜角轮廓。对结论的分析是要实现最小的良率损失，就要对整个边缘都检查。他们目前也涉足200毫米晶圆，同时也在指定实际的斜角轮廓。" 斜角轮廓影响良率，这是因为各层不能像粘附在t/3或者t/4上一样粘附在全圆上。此外，根据晶圆边缘形成时砂轮的状态，边缘轮廓也可能是不规则的。
目前针对边缘缺陷问题的方法是手动利用光学显微镜检查晶圆边缘。这应该自动化，但是器件制造必须首先决定他们需要什么-看哪些区域，用什么灵敏度，最佳的方法是什么，如何监控，当发现了缺陷，纠正措施是什么。
也确有一些解决方案。应用材料有一些早期时针对SEM平台的应用，当抓到一些图像时，使用光学显微镜观察晶圆边缘（图1）。这个系统提供照片使得监控实现定制，尝试定位宏观边缘缺陷，然后操纵SEM移动到那里。应用材料工艺诊断与控制组SEM部缺陷检查全球产品经理Renan Milo说："随着方法成熟、措施得当，大缺陷是能够避免， 我们的注意力将转向更小的缺陷，这就需要更好的检查和观测能力。"
500){this.resized=true;this.style.width=500;}">深入到里面
表面光学技术检测到测试表面的缺陷。通常，这些方法可采用照相机和激光束从四个方向聚焦在晶圆边缘。Bede X-Ray Metrology产品经理Petra Feichtinger说："只看表面是不够的。X-Ray衍射成像直接给出由于缺陷，比如埋层裂纹和表面划伤导致的晶格变形分布图。"该技术可以区分遍及晶圆及其边缘的这种缺陷，包括表面和晶圆体区，同时对于斜角形状变化也很敏感。X-ray衍射甚至可以检测到很小的应变场，比如与氧化层的界面处。X-ray衍射的优点是，由于它直接对晶格成像，因此既可以对光片也可以对图形晶圆进行检查，这是超越光学成像技术的地方。这使得由晶圆搬送引入的缺陷能够在它们导致器件损失或者晶圆破损之前就被隔离和清除掉，既便金属层只有几层。从晶圆到器件
像KLA-Tencor这样的OEM已经有设备平台瞄准上面和上斜面的检测。"我们有设备能够检测晶圆的上表面，但是目前没有设备能够检测顶点和低斜面。这些区域的自动缺陷检测和分类对于IC制造来说非常关键。"成长市场与已有市场主管Frank Burkeen这样说。最近针对十几个fab的基准研究发现，当按照晶圆中心或者接近中心的区域的最佳良率归一化之后，晶圆边缘芯片的良率损失在10%-50%的范围。"从200到300毫米，这个比例保持不变，但是随着晶圆尺寸变大，在边缘放更多芯片的时候，这就成为问题了。
今天的边缘检查是针对晶圆制造的优化，而不是IC。已有的设备通常都是基于激光散射的，配备有几路CCD成像，或者仅基于明场成像。同时它可用于检测裂纹、碎片、可能的颗粒和水泡，这些缺陷降低了边缘良率，很可能与薄膜和刻蚀残留相关-它们留在晶圆边缘，在接下来的工艺步骤中剥落下来（图2）。
500){this.resized=true;this.style.width=500;}">
建立这些缺陷与芯片良率损失相关性对于IC制造商来说是个挑战，但晶圆制造商不关心这些。 虽然感兴趣的缺陷，如边缘粘污和膜残留， 能够被IC制造商清楚地区分开来，但是还不能做到自动检测和分类。在对边缘残留进行检查时，较低的斜面可能是缺陷最通常的起源之处；但是，没有好的设备能判断这些。有人用倾斜SEM手动检查上表面、上斜面，有时也检查顶端的上面部分。然而，由于不能翻转晶圆，没有有效的方法来检查背面和顶端下面，其感度又能够检测到膜残留和可能引起分层的异常。
边缘问题具有多面性。主要的问题是如何发现在边缘上的是什么。今天，除了边缘专用的CCD系统，没有理想的设备来检测晶圆边缘或者对顶端成像；用SEM则几乎不可能，而且背面斜面也达不到。针对前端和背面的检测设备已经有了，但是能够收集到的晶圆边缘的信息却非常有限。利用CCD拍照，并且利用散射设备绘制成图是可能的，但是理解薄膜构成和测定边缘膜厚均匀性的设备还没有开发出来。 器件制造商面临的两个关注的问题： 边缘不完整性和颗粒，这引发了如何处理它们的问题。如果颗粒的化学构成能够确定，就能确定它们的来源。检查晶圆边缘（和表面）的困难在于，当检查分散的缺陷时，达到探测器分辨率以下是可能的，但却不是总能够区分散射的机制。当利用非散射光学观察事物时，不管怎么做，分辨率都是一个限制。
为了检查边缘，要么是需要单独的操作直接观察，要么是需要某种方式同时进行。Nanometrics公司硬件工程主管Barry Bowman说："我们的系统中采用了大景深，以便观察边缘一侧切线附近的各种情况。因此，我们能够区分象素分辨率那般大小的物体。我们采用散射型器件，因此通过校正，我们能够区分亚象素分辨率的颗粒，但是有时不能判断它们是什么。"这是散射设备的共通之处；区分确定数据信号非常困难。它可以收集与凹坑、划伤或者裂纹相关的特定信号，但是在没有特征信息的情况下，它通常不能将颗粒和划伤或者其他缺陷区分开来。这意味着只有上面是可见的，而不是整个边缘。对此，翻转晶圆是必须的，以便看到边缘的两面。 一种选择是正对着检查晶圆边缘。这强调工艺能力，至多只能观察180°。如果要看整个晶圆，就必须将其转过来得到至少两张图片。接下来是分辨率问题，它能够区分哪一类的缺陷。在散射中采用低入射光也是非常困难的，因为晶圆边缘本身就变成了一个散射面。沿着腔体旋转以便得到附近的图像。但是，分辨率受到照明光半波长的限制；因此，在DUV157纳米左右，最佳分辨率在75纳米量级。通常在大约1微米，有时在0.8或者0.7微米。
晶圆制造的关注点可能会成为器件制造关注的一部分，答案就像瑞士军刀形状之类的系统问题一样复杂。解决方案不只是设备如何发现问题，一旦有了设备，fab如何管理也在其中。如何检查测试? 在哪里检查？检查频度如何？即使（如果）有了这种设备，也还没有人知道如何利用。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
http://www.zhijv.com/news1/7.htm本文摘自《半导体国际》
常用信号完整性的测试手段和在设计的应用
常用信号完整性的测试手段和在设计的应用
信号完整性设计在产品开发中越来越受到重视，而信号完整性的测试手段种类繁多，有频域，也有时域的，还有一些综合性的手段，比如误码测试。这些手段并非任何情况下都适合使用，都存在这样那样的局限性，合适选用，可以做到事半功倍，避免走弯路。本文对各种测试手段进行介绍，并结合实际硬件开发活动说明如何选用，最后给出了一个测试实例。
信号完整性的测试手段很多，涉及的仪器也很多，因此熟悉各种测试手段的特点，以及根据测试对象的特性和要求，选用适当的测试手段，对于选择方案、验证效果、解决问题等硬件开发活动，都能够大大提高效率，起到事半功倍的作用。
500){this.resized=true;this.style.width=500;}">
信号完整性的测试手段信号完整性的测试手段主要可以分为三大类，如表1所示。表中列出了大部分信号完整性测试手段，这些手段既有优点，但是也存在局限性，实际上不可能全部都使用，下面对这些手段进行一些说明。 1. 波形测试
波形测试是信号完整性测试中最常用的手段，一般是使用示波器进行，主要测试波形幅度、边沿和毛刺等，通过测试波形的参数，可以看出幅度、边沿时间等是否满足器件接口电平的要求，有没有存在信号毛刺等。由于示波器是极为通用的仪器，几乎所有的硬件工程师都会使用，但并不表示大家都使用得好。波形测试也要遵循一些要求，才能够得到准确的信号。 首先是要求主机和探头一起组成的带宽要足够。基本上测试系统的带宽是测试信号带宽的3倍以上就可以了。实际使用中，有一些工程师随便找一些探头就去测试，甚至是A公司的探头插到B公司的示波器去，这种测试很难得到准确的结果。
其次要注重细节。比如测试点通常选择放在接收器件的管脚，如果条件限制放不到上面去的，比如BGA封装的器件，可以放到最靠近管脚的PCB走线上或者过孔上面。距离接收器件管脚过远，因为信号反射，可能会导致测试结果和实际信号差异比较大；探头的地线尽量选择短地线等。
500){this.resized=true;this.style.width=500;}">
最后，需要注意一下匹配。这个主要是针对使用同轴电缆去测试的情况，同轴直接接到示波器上去，负载通常是50欧姆，并且是直流耦合，而对于某些电路，需要直流偏置，直接将测试系统接入时会影响电路工作状态，从而测试不到正常的波形。 2. 眼图测试
眼图测试是常用的测试手段，特别是对于有规范要求的接口，比如E1/T1、USB、10/100BASE-T，还有光接口等。这些标准接口信号的眼图测试，主要是用带MASK(模板)的示波器，包括通用示波器，采样示波器或者信号分析仪，这些示波器内置的时钟提取功能，可以显示眼图，对于没有MASK的示波器，可以使用外接时钟进行触发。使用眼图测试功能，需要注意测试波形的数量，特别是对于判断接口眼图是否符合规范时，数量过少，波形的抖动比较小，也许有一下违规的情况，比如波形进入MASK的某部部分，就可能采集不到，出现误判为通过，数量太多，会导致整个测试时间过长，效率不高，通常情况下，测试波形数量不少于2000，在3000左右为适宜。 目前有一些仪器，利用分析软件，可以对眼图中的违规详细情况进行查看，比如在MASK中落入了一些采样点，在以前是不知道哪些情况下落入的，因为所有的采样点是累加进去的，总的效果看起来就象是长余晖显示。而新的仪器，利用了其长存储的优势，将波形采集进来后进行处理显示，因此波形的每一个细节都可以保留，因此它可以查看波形的违规情况，比如波形是000010还是101010，这个功能可以帮助硬件工程师查找问题的根源所在。
3. 抖动测试
抖动测试现在越来越受到重视，因为专用的抖动测试仪器，比如TIA(时间间隔分析仪)、SIA3000，价格非常昂贵，使用得比较少。使用得最多是示波器加上软件处理，如TEK的TDSJIT3软件。通过软件处理，分离出各个分量，比如RJ和DJ，以及DJ中的各个分量。对于这种测试，选择的示波器，长存储和高速采样是必要条件，比如2M以上的存储器，20GSa/s的采样速率。不过目前抖动测试，各个公司的解决方案得到结果还有相当差异，还没有哪个是权威或者行业标准。 4. TDR测试
TDR测试目前主要使用于PCB(印制电路板)信号线、以及器件阻抗的测试，比如单端信号线，差分信号线，连接器等。这种测试有一个要求，就是和实际应用的条件相结合，比如实际该信号线的信号上升沿在300ps左右，那么TDR的输出脉冲信号的上升沿也要相应设置在300ps附近，而不使用30ps左右的上升沿，否则测试结果可能和实际应用有比较大的差别。影响TDR测试精度有很多的原因，主要有反射、校准、读数选择等，反射会导致较短的PCB信号线测试值出现严重偏差，特别是在使用TIP(探针)去测试的情况下更为明显，因为TIP和信号线接触点会导致很大的阻抗不连续，导致反射发生，并导致附近三、四英寸左右范围的PCB信号线的阻抗曲线起伏。
5. 时序测试
现在器件的工作速率越来越快，时序容限越来越小，时序问题导致产品不稳定是非常常见的，因此时序测试是非常必要的。测试时序通常需要多通道的示波器和多个探头，示波器的逻辑触发或者码型和状态触发功能，对于快速捕获到需要的波形，很有帮助，不过多个探头在实际操作中，并不容易，又要拿探头，又要操作示波器，那个时候感觉有孙悟空的三头六臂就方便多了。逻辑分析仪用做时序测试并不多，因为它主要作用是分析码型，也就是分析信号线上跑的是什么码，和代码联系在一起，可以分析是哪些指令或者数据。在对于要求不高的情况下，可以用它来测试，它相对示波器来说，优势就是通道数多，但是它的劣势是探头连接困难，除非设计的时候就已经考虑了连接问题，否则飞线就是唯一的选择，如果信号线在PCB的内层，几乎很难做到。
6. 频谱测试 对于产品的开发前期，这种测试应用相对比较少，但是对于后期的系统测试，比如EMC测试，很多产品都需要测试。通过该测试发现某些频点超标，然后可以使用近场扫描仪(其中关键的仪器是频谱仪)，例如EMC SCANER，来分析板卡上面具体哪一部分的频谱比较高，从而找出超标的根源所在。不过这些设备相对都比较昂贵，中小公司拥有的不多，因此通常情况下都是在设计时仔细做好匹配和屏蔽，避免后面测试时发现信号频谱超标，因为后期发现了问题，很多情况下是很难定位的。
7. 频域阻抗测试
现在很多标准接口，比如E1/T1等，为了避免有太多的能量反射，都要求比较好地匹配，另外在射频或者微波，相互对接，对阻抗通常都有要求。这些情况下，都需要进行频域的阻抗测试。阻抗测试通常使用网络分析仪，单端端口相对简单，对于差分输入的端口，可以使用Balun进行差分和单端转换。 传输损耗测试，对于长的PCB走线，或者电缆等，在传输距离比较远，或者传输信号速率非常高的情况下，还有频域的串扰等，都可以使用网络分析仪来测试。同样的，对于PCB差分信号或者双绞线，也可是使用Balun进行差分到单端转换，或者使用4端口网络分析来测试。多端口网络分析仪的校准，使用电子校准件可以大大提高校准的效率。
8. 误码测试
误码测试实际上是系统测试，利用误码仪，甚至是一些软件都可做，比如可以通过两台电脑，使用软件，测试连接两台电脑间的网络误码情况。误码测试可以对数据的每一位都进行测试，这是它的优点，相比之下示波器只是部分时间进行采样，很多时间都在等待，因此漏过了很多细节。低误码率的设备的误码测试很耗费时间，有的测试时间是一整天，甚至是数天。
实际中如何选用这上述测试手段，需要根据被测试对象进行具体分析，不同的情况需要不同的测试手段。比如有标准接口的，就可以使用眼图测试、阻抗测试和误码测试等，对于普通硬件电路，可以使用波形测试、时序测试，设计中有高速信号线，还可以使用TDR测试。对于时钟、高速串行信号，还可以抖动测试等。
另外上面众多的仪器，很多都可以实现多种测试，比如示波器，可以实现波形测试，时序测试，眼图测试和抖动测试等，网络分析仪可以实现频域阻抗测试、传输损耗测试等，因此灵活应用仪器也是提高测试效率，发现设计中存在问题的关键。 信号完整性仿真
信号完整性测试是信号完整性设计的一个手段，在实际应用中还有信号完整性仿真，这两个手段结合在一起，为硬件开发活动提供了强大的支持。图1是目前比较常见的硬件开发过程。
在需求分析和方案选择阶段，就可以应用一些信号完整性测试手段和仿真手段来分析可行性，或者判断哪种方案优胜，比如测试一些关键芯片的评估板，看看信号的电平、速率等是否满足要求，或者利用事先得到的器件模型，进行仿真，看接口的信号传输距离是否满足要求等。在平时利用测试手段，也可以得到一些器件的模型，比如电缆的传输模型，这种模型可以利用在仿真中，当这些模型积累比较多，一些部分测试，包括设计完毕后的验证测试，可以用仿真来替代，这对于效率提高很有好处，因为一个设计中的所有的信号都完全进行测试，是比较困难的，也是很耗费时间的。
在设计阶段，通常是使用仿真手段，对具体问题进行分析，比如负载的个数，PCB信号线的拓扑结构，并根据仿真结果对设计进行调整，以便将大多数的信号完整性问题解决在设计阶段。
系统调试以及验证测试阶段，主要是利用信号完整性测试手段，对设计进行测试，看是否设计的要求。如果发现了严重问题，就要去解决，信号完整性的测试和仿真手段都将用来寻找问题的根源，以及寻找适合的解决方案上面。
信号完整性测试和信号完整性仿真紧密结合，是信号完整性设计的基本要求。
应用实例 某种进口电缆A在公司的各个产品中广泛应用，由于是独家供应商，多年价格一直没有下降过，在通信产品的价格逐年大幅度地下降的情况下，是不大正常的，这种情况下需要寻找替代的供应商，由于涉及的产品众多，并且产品在网络中的地位很高，替代就显得非常谨慎，因此需要通过多方面测试验证，才能够决定能否替代。
根据规格需求，找到拟用来替代的国产电缆B，根据这种情况，设计多种测试进行验证两种电缆的效果：1. 频域测试：测试两种电缆的传输损耗、反射、串扰等；2. 时域测试：测试两种电缆的眼图测试、波形测试等；3. 仿真：利用仿真软件，仿真眼图传输情况；4. 其他测试：呼叫测试(系统测试的一种，模拟实际应用的性能)。图2、3和4是部分的测试结果。
500){this.resized=true;this.style.width=500;}">
从图2可以看到，两种电缆的差分传输损耗差不多，而电缆A得近端串扰则相对比较大。图3使用了仿真软件，仿真20米长的电缆，传输40Mbps信号的眼图情况，仿真使用的电缆模型是利用上面频域测试得到的模型，通过仿真可以看到电缆B的眼图比电缆A的眼图要好，不论眼高还是眼图抖动。
500){this.resized=true;this.style.width=500;}">
图4是实际应用的眼图情况，很明显电缆B的眼图要比电缆A的眼图要好，和前面的仿真结果比较吻合，不过电缆A的实际反射比较大一点，这和仿真使用驱动器件的模型有关。
500){this.resized=true;this.style.width=500;}">
综合其他测试的结果，最后结论认为拟用来替代的国产电缆B，性能优于进口电缆电缆A，因此完全可以替代。这个替代，将给公司带来每年数百万元的成本下降。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
http://www.zhijv.com/news1/8.htm本文摘自《电子查询网》
信号完整性设计在产品开发中越来越受到重视，而信号完整性的测试手段种类繁多，有频域，也有时域的，还有一些综合性的手段，比如误码测试。这些手段并非任何情况下都适合使用，都存在这样那样的局限性，合适选用，可以做到事半功倍，避免走弯路。本文对各种测试手段进行介绍，并结合实际硬件开发活动说明如何选用，最后给出了一个测试实例。
信号完整性的测试手段很多，涉及的仪器也很多，因此熟悉各种测试手段的特点，以及根据测试对象的特性和要求，选用适当的测试手段，对于选择方案、验证效果、解决问题等硬件开发活动，都能够大大提高效率，起到事半功倍的作用。
500){this.resized=true;this.style.width=500;}">
信号完整性的测试手段信号完整性的测试手段主要可以分为三大类，如表1所示。表中列出了大部分信号完整性测试手段，这些手段既有优点，但是也存在局限性，实际上不可能全部都使用，下面对这些手段进行一些说明。 1. 波形测试
波形测试是信号完整性测试中最常用的手段，一般是使用示波器进行，主要测试波形幅度、边沿和毛刺等，通过测试波形的参数，可以看出幅度、边沿时间等是否满足器件接口电平的要求，有没有存在信号毛刺等。由于示波器是极为通用的仪器，几乎所有的硬件工程师都会使用，但并不表示大家都使用得好。波形测试也要遵循一些要求，才能够得到准确的信号。 首先是要求主机和探头一起组成的带宽要足够。基本上测试系统的带宽是测试信号带宽的3倍以上就可以了。实际使用中，有一些工程师随便找一些探头就去测试，甚至是A公司的探头插到B公司的示波器去，这种测试很难得到准确的结果。
其次要注重细节。比如测试点通常选择放在接收器件的管脚，如果条件限制放不到上面去的，比如BGA封装的器件，可以放到最靠近管脚的PCB走线上或者过孔上面。距离接收器件管脚过远，因为信号反射，可能会导致测试结果和实际信号差异比较大；探头的地线尽量选择短地线等。
500){this.resized=true;this.style.width=500;}">
最后，需要注意一下匹配。这个主要是针对使用同轴电缆去测试的情况，同轴直接接到示波器上去，负载通常是50欧姆，并且是直流耦合，而对于某些电路，需要直流偏置，直接将测试系统接入时会影响电路工作状态，从而测试不到正常的波形。 2. 眼图测试
眼图测试是常用的测试手段，特别是对于有规范要求的接口，比如E1/T1、USB、10/100BASE-T，还有光接口等。这些标准接口信号的眼图测试，主要是用带MASK(模板)的示波器，包括通用示波器，采样示波器或者信号分析仪，这些示波器内置的时钟提取功能，可以显示眼图，对于没有MASK的示波器，可以使用外接时钟进行触发。使用眼图测试功能，需要注意测试波形的数量，特别是对于判断接口眼图是否符合规范时，数量过少，波形的抖动比较小，也许有一下违规的情况，比如波形进入MASK的某部部分，就可能采集不到，出现误判为通过，数量太多，会导致整个测试时间过长，效率不高，通常情况下，测试波形数量不少于2000，在3000左右为适宜。 目前有一些仪器，利用分析软件，可以对眼图中的违规详细情况进行查看，比如在MASK中落入了一些采样点，在以前是不知道哪些情况下落入的，因为所有的采样点是累加进去的，总的效果看起来就象是长余晖显示。而新的仪器，利用了其长存储的优势，将波形采集进来后进行处理显示，因此波形的每一个细节都可以保留，因此它可以查看波形的违规情况，比如波形是000010还是101010，这个功能可以帮助硬件工程师查找问题的根源所在。
3. 抖动测试
抖动测试现在越来越受到重视，因为专用的抖动测试仪器，比如TIA(时间间隔分析仪)、SIA3000，价格非常昂贵，使用得比较少。使用得最多是示波器加上软件处理，如TEK的TDSJIT3软件。通过软件处理，分离出各个分量，比如RJ和DJ，以及DJ中的各个分量。对于这种测试，选择的示波器，长存储和高速采样是必要条件，比如2M以上的存储器，20GSa/s的采样速率。不过目前抖动测试，各个公司的解决方案得到结果还有相当差异，还没有哪个是权威或者行业标准。 4. TDR测试
TDR测试目前主要使用于PCB(印制电路板)信号线、以及器件阻抗的测试，比如单端信号线，差分信号线，连接器等。这种测试有一个要求，就是和实际应用的条件相结合，比如实际该信号线的信号上升沿在300ps左右，那么TDR的输出脉冲信号的上升沿也要相应设置在300ps附近，而不使用30ps左右的上升沿，否则测试结果可能和实际应用有比较大的差别。影响TDR测试精度有很多的原因，主要有反射、校准、读数选择等，反射会导致较短的PCB信号线测试值出现严重偏差，特别是在使用TIP(探针)去测试的情况下更为明显，因为TIP和信号线接触点会导致很大的阻抗不连续，导致反射发生，并导致附近三、四英寸左右范围的PCB信号线的阻抗曲线起伏。
5. 时序测试
现在器件的工作速率越来越快，时序容限越来越小，时序问题导致产品不稳定是非常常见的，因此时序测试是非常必要的。测试时序通常需要多通道的示波器和多个探头，示波器的逻辑触发或者码型和状态触发功能，对于快速捕获到需要的波形，很有帮助，不过多个探头在实际操作中，并不容易，又要拿探头，又要操作示波器，那个时候感觉有孙悟空的三头六臂就方便多了。逻辑分析仪用做时序测试并不多，因为它主要作用是分析码型，也就是分析信号线上跑的是什么码，和代码联系在一起，可以分析是哪些指令或者数据。在对于要求不高的情况下，可以用它来测试，它相对示波器来说，优势就是通道数多，但是它的劣势是探头连接困难，除非设计的时候就已经考虑了连接问题，否则飞线就是唯一的选择，如果信号线在PCB的内层，几乎很难做到。
6. 频谱测试 对于产品的开发前期，这种测试应用相对比较少，但是对于后期的系统测试，比如EMC测试，很多产品都需要测试。通过该测试发现某些频点超标，然后可以使用近场扫描仪(其中关键的仪器是频谱仪)，例如EMC SCANER，来分析板卡上面具体哪一部分的频谱比较高，从而找出超标的根源所在。不过这些设备相对都比较昂贵，中小公司拥有的不多，因此通常情况下都是在设计时仔细做好匹配和屏蔽，避免后面测试时发现信号频谱超标，因为后期发现了问题，很多情况下是很难定位的。
7. 频域阻抗测试
现在很多标准接口，比如E1/T1等，为了避免有太多的能量反射，都要求比较好地匹配，另外在射频或者微波，相互对接，对阻抗通常都有要求。这些情况下，都需要进行频域的阻抗测试。阻抗测试通常使用网络分析仪，单端端口相对简单，对于差分输入的端口，可以使用Balun进行差分和单端转换。 传输损耗测试，对于长的PCB走线，或者电缆等，在传输距离比较远，或者传输信号速率非常高的情况下，还有频域的串扰等，都可以使用网络分析仪来测试。同样的，对于PCB差分信号或者双绞线，也可是使用Balun进行差分到单端转换，或者使用4端口网络分析来测试。多端口网络分析仪的校准，使用电子校准件可以大大提高校准的效率。
8. 误码测试
误码测试实际上是系统测试，利用误码仪，甚至是一些软件都可做，比如可以通过两台电脑，使用软件，测试连接两台电脑间的网络误码情况。误码测试可以对数据的每一位都进行测试，这是它的优点，相比之下示波器只是部分时间进行采样，很多时间都在等待，因此漏过了很多细节。低误码率的设备的误码测试很耗费时间，有的测试时间是一整天，甚至是数天。
实际中如何选用这上述测试手段，需要根据被测试对象进行具体分析，不同的情况需要不同的测试手段。比如有标准接口的，就可以使用眼图测试、阻抗测试和误码测试等，对于普通硬件电路，可以使用波形测试、时序测试，设计中有高速信号线，还可以使用TDR测试。对于时钟、高速串行信号，还可以抖动测试等。
另外上面众多的仪器，很多都可以实现多种测试，比如示波器，可以实现波形测试，时序测试，眼图测试和抖动测试等，网络分析仪可以实现频域阻抗测试、传输损耗测试等，因此灵活应用仪器也是提高测试效率，发现设计中存在问题的关键。 信号完整性仿真
信号完整性测试是信号完整性设计的一个手段，在实际应用中还有信号完整性仿真，这两个手段结合在一起，为硬件开发活动提供了强大的支持。图1是目前比较常见的硬件开发过程。
在需求分析和方案选择阶段，就可以应用一些信号完整性测试手段和仿真手段来分析可行性，或者判断哪种方案优胜，比如测试一些关键芯片的评估板，看看信号的电平、速率等是否满足要求，或者利用事先得到的器件模型，进行仿真，看接口的信号传输距离是否满足要求等。在平时利用测试手段，也可以得到一些器件的模型，比如电缆的传输模型，这种模型可以利用在仿真中，当这些模型积累比较多，一些部分测试，包括设计完毕后的验证测试，可以用仿真来替代，这对于效率提高很有好处，因为一个设计中的所有的信号都完全进行测试，是比较困难的，也是很耗费时间的。
在设计阶段，通常是使用仿真手段，对具体问题进行分析，比如负载的个数，PCB信号线的拓扑结构，并根据仿真结果对设计进行调整，以便将大多数的信号完整性问题解决在设计阶段。
系统调试以及验证测试阶段，主要是利用信号完整性测试手段，对设计进行测试，看是否设计的要求。如果发现了严重问题，就要去解决，信号完整性的测试和仿真手段都将用来寻找问题的根源，以及寻找适合的解决方案上面。
信号完整性测试和信号完整性仿真紧密结合，是信号完整性设计的基本要求。
应用实例 某种进口电缆A在公司的各个产品中广泛应用，由于是独家供应商，多年价格一直没有下降过，在通信产品的价格逐年大幅度地下降的情况下，是不大正常的，这种情况下需要寻找替代的供应商，由于涉及的产品众多，并且产品在网络中的地位很高，替代就显得非常谨慎，因此需要通过多方面测试验证，才能够决定能否替代。
根据规格需求，找到拟用来替代的国产电缆B，根据这种情况，设计多种测试进行验证两种电缆的效果：1. 频域测试：测试两种电缆的传输损耗、反射、串扰等；2. 时域测试：测试两种电缆的眼图测试、波形测试等；3. 仿真：利用仿真软件，仿真眼图传输情况；4. 其他测试：呼叫测试(系统测试的一种，模拟实际应用的性能)。图2、3和4是部分的测试结果。
500){this.resized=true;this.style.width=500;}">
从图2可以看到，两种电缆的差分传输损耗差不多，而电缆A得近端串扰则相对比较大。图3使用了仿真软件，仿真20米长的电缆，传输40Mbps信号的眼图情况，仿真使用的电缆模型是利用上面频域测试得到的模型，通过仿真可以看到电缆B的眼图比电缆A的眼图要好，不论眼高还是眼图抖动。
500){this.resized=true;this.style.width=500;}">
图4是实际应用的眼图情况，很明显电缆B的眼图要比电缆A的眼图要好，和前面的仿真结果比较吻合，不过电缆A的实际反射比较大一点，这和仿真使用驱动器件的模型有关。
500){this.resized=true;this.style.width=500;}">
综合其他测试的结果，最后结论认为拟用来替代的国产电缆B，性能优于进口电缆电缆A，因此完全可以替代。这个替代，将给公司带来每年数百万元的成本下降。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
http://www.zhijv.com/news1/8.htm本文摘自《电子查询网》
A/D变换器对频谱仪和信号分析仪动态范围的影响
A/D变换器对频谱仪和信号分析仪动态范围的影响
罗德与施瓦茨中国有限公司 陈峰
ADC动态指标
信噪比对于理想的ADC来说，在奈奎斯特带宽内的量化误差为一白噪声随机信号，其量化方差500){this.resized=true;this.style.width=500;}">。其中q=2-N为A/D变换器的量化间距，N为A/D字长N位。量化噪声的信噪比为：SNR=6.02N+1.76+101g(fs/2B) (1)
式中，N是ADC的位数，fs是采样频率，Ｂ是模拟输入信号的带宽。上式右边第三项表示增加采样频率(过采样)可提高信噪比。
有效位数实际上ＡＤＣ的误差表现为静态及动态非线性误差，并且动态误差随输入信号压摆率的增加而变大。因此实际测量的信噪比要比理论上的小一些。计算有效位数(ENOB)可以从对方程(1)的N求解得到。ENOB(N)=[SNR-1.76-101g(fs/2B)]/6.02 (2)
500){this.resized=true;this.style.width=500;}">
图1
500){this.resized=true;this.style.width=500;}">
图2
频谱仪和信号分析仪内部的ADC指标评估
ADC动态所影响的信号分析仪指标典型的频谱仪电路框图如图1所示。其中ADC处于中频信号之后，对中频(或视频)信号进行采样和转换。ADC的性能影响到频谱仪的噪声和信噪比等指标，还影响到频谱仪的失真指标，包括谐波、杂散和互调失真。
对于现代信号分析仪来说，中频和视频信号的处理基本采用数字技术和矢量分析(IQ分析)技术。因此，DAC所造成的影响就显得十分重要。
举例分析ADC动态所影响的信号分析仪指标测试以罗德与施瓦茨公司FSQ为例，对于A/D转换和数据分析部分进一步分析，框图如图2。
·ADC的量化噪声和信噪比理论分析对于FSQ的窄带IQ分析模块，采用的ADC(标注②和③)为14位81.6MHz采样，根据公式(1)，信噪比理论值归一化到1Hz带宽(B=1Hz)为：
SNR1(1Hz)=6.02N+1.76+101g(fs/2B)=6.02×14+1.76+101g(81.6×106/2)=162dBc/Hz
所以，对于窄带IQ分析模块，ADC的量化噪声理论值为 -162dBc/Hz。
对于FSQ的宽带扩展IQ分析模块(FSQ-B72)，采用的ADC(标注①)为8位326.4MHz采样，根据公式(1)，信噪比理论值归一化到1Hz带宽(B=1Hz)为：
SNR2(1Hz)=6.02N+1.76+101g(fs/2B)=6.02×8+1.76+101g(326.4×106/2)=132dBc/Hz
所以，对于宽带IQ分析模块，ADC的量化噪声理论值为 -132dBc/Hz。
相对于实际信号分析仪，根据ADC之前的滤波器带宽BW，可以计算出分析仪在相应带宽下可以达到的实际噪声。噪声计算公式为：
N=-SNR(1Hz)+101g(BW/1Hz)
对于窄带IQ分析模块，当滤波器带宽为10MHz(被测信号带宽小于10MHz)时，ADC的量化噪声理论值为N=-162+101g(BW/1Hz)=-92dBc
对于宽带IQ分析模块，当滤波器带宽为60MHz(被测信号带宽小于60MHz)ADC的量化噪声理论值为N=-132+101g(BW/1Hz)=-54dBc
·罗德与施瓦茨公司FSQ的IQ分析动态指标对于实际的信号分析仪，影响其动态指标的因素除了ADC以外还有很多。可以根据分析仪指标手册中的实际动态指标进行分析评价。
根据公式(2)，利用分析仪实际信噪比指标计算实际ADC的有效位数：
ENOB(N)=[SNR-1.76-101g(fs/2B)]/6.02
FSQ-B72(带宽扩展选件)的信噪比和有效位数指标：
500){this.resized=true;this.style.width=500;}">
FSQ-B72的杂散指标：
500){this.resized=true;this.style.width=500;}">
FSQ-B72的本底噪声指标：-153dBm/Hz
满量程信号输入时，针对宽带IQ信号，例如30MHz带宽，此时信噪比为：
SNR(dBc)=SNR0(dBc/Hz)-101g(BW/1Hz)=125-101g(30×106/1Hz)
对于带宽30MHz的信号，SNR>50dBc。
某常见频谱仪宽带IQ分析选件的动态指标
某常见频谱仪宽带IQ分析选件的指标：在14GHz左右噪声功率密度为-123dBfs/Hz。根据公式(2)，利用频谱仪实际信噪比指标计算实际ADC的有效位数为7位。杂散响应为-68dBc, 互调响应为-75dBc，本底噪声-153dBm/Hz。在14GHz满量程信号输入时，针对宽带IQ信号，例如30MHz带宽，此时信噪比为：SNR(dBc)=SNR0(dBc/Hz)-101g(BW/1Hz)=123-101g(30×106/1Hz)=48(dBc)对于带宽30MHz的信号，SNR>48dBc。结语
在分析频谱仪和信号分析仪动态指标时，要综合考虑信噪比、杂散和互调指标。从上文分析看出，对于宽带信号，影响动态范围最主要的因素为信噪比，其它失真诸如杂散和互调等，在分析带宽较大的情况下，会淹没在噪声内。
例如，FSQ-B72的宽带信号分析在信号带宽为30MHz时，动态范围大于50dBc，随着带宽的增加，动态范围减小。2.2.3中所述频谱仪宽带IQ分析选件的宽带信号分析在信号带宽为30MHz时，输入频率为14GHz左右时动态范围大于48dBc。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
http://www.zhijv.com/news1/9.htm本文摘自《电子设计应用》
罗德与施瓦茨中国有限公司 陈峰
ADC动态指标
信噪比对于理想的ADC来说，在奈奎斯特带宽内的量化误差为一白噪声随机信号，其量化方差500){this.resized=true;this.style.width=500;}">。其中q=2-N为A/D变换器的量化间距，N为A/D字长N位。量化噪声的信噪比为：SNR=6.02N+1.76+101g(fs/2B) (1)
式中，N是ADC的位数，fs是采样频率，Ｂ是模拟输入信号的带宽。上式右边第三项表示增加采样频率(过采样)可提高信噪比。
有效位数实际上ＡＤＣ的误差表现为静态及动态非线性误差，并且动态误差随输入信号压摆率的增加而变大。因此实际测量的信噪比要比理论上的小一些。计算有效位数(ENOB)可以从对方程(1)的N求解得到。ENOB(N)=[SNR-1.76-101g(fs/2B)]/6.02 (2)
500){this.resized=true;this.style.width=500;}">
图1
500){this.resized=true;this.style.width=500;}">
图2
频谱仪和信号分析仪内部的ADC指标评估
ADC动态所影响的信号分析仪指标典型的频谱仪电路框图如图1所示。其中ADC处于中频信号之后，对中频(或视频)信号进行采样和转换。ADC的性能影响到频谱仪的噪声和信噪比等指标，还影响到频谱仪的失真指标，包括谐波、杂散和互调失真。
对于现代信号分析仪来说，中频和视频信号的处理基本采用数字技术和矢量分析(IQ分析)技术。因此，DAC所造成的影响就显得十分重要。
举例分析ADC动态所影响的信号分析仪指标测试以罗德与施瓦茨公司FSQ为例，对于A/D转换和数据分析部分进一步分析，框图如图2。
·ADC的量化噪声和信噪比理论分析对于FSQ的窄带IQ分析模块，采用的ADC(标注②和③)为14位81.6MHz采样，根据公式(1)，信噪比理论值归一化到1Hz带宽(B=1Hz)为：
SNR1(1Hz)=6.02N+1.76+101g(fs/2B)=6.02×14+1.76+101g(81.6×106/2)=162dBc/Hz
所以，对于窄带IQ分析模块，ADC的量化噪声理论值为 -162dBc/Hz。
对于FSQ的宽带扩展IQ分析模块(FSQ-B72)，采用的ADC(标注①)为8位326.4MHz采样，根据公式(1)，信噪比理论值归一化到1Hz带宽(B=1Hz)为：
SNR2(1Hz)=6.02N+1.76+101g(fs/2B)=6.02×8+1.76+101g(326.4×106/2)=132dBc/Hz
所以，对于宽带IQ分析模块，ADC的量化噪声理论值为 -132dBc/Hz。
相对于实际信号分析仪，根据ADC之前的滤波器带宽BW，可以计算出分析仪在相应带宽下可以达到的实际噪声。噪声计算公式为：
N=-SNR(1Hz)+101g(BW/1Hz)
对于窄带IQ分析模块，当滤波器带宽为10MHz(被测信号带宽小于10MHz)时，ADC的量化噪声理论值为N=-162+101g(BW/1Hz)=-92dBc
对于宽带IQ分析模块，当滤波器带宽为60MHz(被测信号带宽小于60MHz)ADC的量化噪声理论值为N=-132+101g(BW/1Hz)=-54dBc
·罗德与施瓦茨公司FSQ的IQ分析动态指标对于实际的信号分析仪，影响其动态指标的因素除了ADC以外还有很多。可以根据分析仪指标手册中的实际动态指标进行分析评价。
根据公式(2)，利用分析仪实际信噪比指标计算实际ADC的有效位数：
ENOB(N)=[SNR-1.76-101g(fs/2B)]/6.02
FSQ-B72(带宽扩展选件)的信噪比和有效位数指标：
500){this.resized=true;this.style.width=500;}">
FSQ-B72的杂散指标：
500){this.resized=true;this.style.width=500;}">
FSQ-B72的本底噪声指标：-153dBm/Hz
满量程信号输入时，针对宽带IQ信号，例如30MHz带宽，此时信噪比为：
SNR(dBc)=SNR0(dBc/Hz)-101g(BW/1Hz)=125-101g(30×106/1Hz)
对于带宽30MHz的信号，SNR>50dBc。
某常见频谱仪宽带IQ分析选件的动态指标
某常见频谱仪宽带IQ分析选件的指标：在14GHz左右噪声功率密度为-123dBfs/Hz。根据公式(2)，利用频谱仪实际信噪比指标计算实际ADC的有效位数为7位。杂散响应为-68dBc, 互调响应为-75dBc，本底噪声-153dBm/Hz。在14GHz满量程信号输入时，针对宽带IQ信号，例如30MHz带宽，此时信噪比为：SNR(dBc)=SNR0(dBc/Hz)-101g(BW/1Hz)=123-101g(30×106/1Hz)=48(dBc)对于带宽30MHz的信号，SNR>48dBc。结语
在分析频谱仪和信号分析仪动态指标时，要综合考虑信噪比、杂散和互调指标。从上文分析看出，对于宽带信号，影响动态范围最主要的因素为信噪比，其它失真诸如杂散和互调等，在分析带宽较大的情况下，会淹没在噪声内。
例如，FSQ-B72的宽带信号分析在信号带宽为30MHz时，动态范围大于50dBc，随着带宽的增加，动态范围减小。2.2.3中所述频谱仪宽带IQ分析选件的宽带信号分析在信号带宽为30MHz时，输入频率为14GHz左右时动态范围大于48dBc。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
http://www.zhijv.com/news1/9.htm本文摘自《电子设计应用》
运算放大器和电压比较器测试技术的实践应用
运算放大器和电压比较器测试技术的实践应用
王广武
（长沙韶光微电子总公司 / 长沙韶光半导体有限公司，长沙410129）
1 引言
半导体集成电路厂家，依靠技术测试人员、产品标准和计算机测试系统等测试仪器组成完整的测试系统，就要求测试人员能定量掌握测试技术，了解计算机测试系统的测试原理，能按类准确设定器件电参数标准值对计算机测试系统二次编程进行参数测试，并能搭试线路进行直流或交流参数测试和分析。
2 测试中应注意的问题
运算放大器属于模拟电路，输入激励和输出响应都是连续量，内部各元件参数也是连续量, 失效模型较复杂，其元件具有容差和可能存在隐性缺陷，这导致失效因素的模糊性和随机性。对越是精密、开环增益和工作频率越是高的电路越是明显，往往外部条件的细小变化（或干扰）也会引起测试结果的较大误差。模拟电路中电流和电压是重要参数，也是失效信息的重要组成部分。模拟电路的复杂性决定了需要采取多种方法来解决失效诊断问题。一般可采用直流测试法和交流测试法；第三种特殊方法是有针对性地施加冲击应力信号。交流测试法是指测试端为频率响应信号，又可分为频率测试法和频谱分析法。频率测试法，如果全部激励都是同一频率的正弦函数，则电路中的所有稳态响应也将是同一频率的正弦函数，这样被测电路的幅频特性可用来诊断电路的失效。输入脉冲（方波）信号，可用来检测输出电压转换速率、建立时间、响应时间等参数。施加冲击应力信号，可强制检测一般测试不出的隐性缺陷。
3 测试系统的基本测试原理
该原理符合国标GB/T3442-86《半导体集成电路运算（电压）放大器测试方法的基本原理》[1] 和GB/T6798-96[2]。被测器件DUT和辅助运放A共同构成一负反馈闭环放大器（见图1所示）。A要求开环增益大于60dB，增益由精密电阻 RF和RI的比例决定，由计算机程控。A的输出 VL，经运算得到各参数的数据。
500){this.resized=true;this.style.width=500;}">3.1 运算放大器主要参数测试原理分解无论是人工搭试电路测试还是计算机分步测试，实际上对特定的某一参数值按对应的一种特定的测试电路结构施加信号来测试。在测试时应符合器件详细规范规定的下列条件：（a）环境温湿度；（b）电源电压；（c）参考电压或信号；（d）环路条件（包括负载电阻、电容等）；（e）补偿网络及辅助电路；（f）防自激、干扰。
（1）输入失调电压VI0 （Vos）
定义：使输出电压为零（或规定值）时，两输入端间所加直流补偿电压(见图1)。
测试时K1，K2，K6闭合，K8接地，开关K4置“地”或规定的参考电压 VREF，使Vo设定为零（或规定值），可得到 VL =VL0。这时有：VI0 = RI /（RI+RF）× VL0 。RI、RF满足： II0×[RI×R F /（RI+RF）]<< VI0；RF / RI×VI0< Vopp（A输出峰-峰电压）
（2）输入失调电流II0 （Ios）
定义：使输出电压为零（或规定值）时，流入两输入端的电流之差(见图1)。
开关K8接地、K6闭合，K4置地或V REF，K1、K2闭合，测得电压VL1 ；开关K1、K2断开，测得电压VL2；则： II0 = RI/（RI+R F）×（VL2-VL1 ）/R
（3）输入偏置平均电流IIB （Ib）
定义：使输出电压为零（或规定值）时，流入两输入端电流的平均值。
开关K1断开、K2闭合，测得电压V L1；开关K1闭合、K2断开，测得电压V L2；则：IIB = RI /（RI+RF）×（ VL1-VL2）/2R ；同样也可测试Ib+、 Ib-等参数。
（4）开环电压增益AVD（Avo）
定义：器件开环时，输出电压变化与差模输入电压变化之比（测试原理见图1）。
K8接地，K1，K2，K6闭合，K4开关置 VREF分别接入Vs - 、Vs+或交流信号 G。方法A(直流测试法)：K4开关置Vs -，测得电压VL1；K4开关置 Vs+，测得电压V L2；则：AVD =（Vs+ - Vs-）/（VL1 -VL2）×（RI+ RF）/ RI或AVD′=20lgAVD （dB）。方法B(交流测试法)：K4开关置G交流信号，测得电压 VL0；则：AVD =Vs /VL0×（RI +RF）/ RI。 注意：（Vs+ -Vs-）< Vopp；Vs< Vopp。
（5）共模抑制比KCMR（CMRR）
定义：差模电压增益与共模电压增益之比。 KCMR测试方法有共模输入法和变电源法两种。
共模输入法（见图1）：K4接“地”或基准电压VREF，K8接Vi ，K1，K2断开，K3，K6闭合，使被测器件输出电压V o设定为规定值。在器件两输入端同时施加共模电压 Vi，测得电压VL1；在器件两输入端同时施加共模电压 Vi′，测得电压VL2；则：KCMR =（Vi′-Vi）× RF / [ RI×（VL2-V L1）]
（6）开环差模输入电阻RID
定义：器件开环时，差模输入电压变化与对应的输入电流之比（测试原理见图1）。 开关K6闭合，K8接地，K4接V REF端接入低频交流信号，K1，K2闭合，测得电压 VL1；开关K1，K2断开，测得电压V L2；则：RID = VL1/（VL2-V L1）×2R（R值应与RID 相适应）。
（7）输出峰-峰电压Vopp
定义：器件在规定电源电压和负载下，所能输出的最大峰-峰电压。
运算放大器的Vopp
测试原理见图1。方法A（直流测试法）：通过设置基准电压VREF，使被测器件输出电压 Vo设定为V+值，实际测得正输出电压摆幅 Vo+；同样设置基准电压V REF，使Vo设定为V -值，实际测得正输出电压摆幅Vo -；则：Vopp = Vo+ -Vo- 。方法B（交流测试法）：在VREF端加入交流信号，被测器件输出端测得Vopp。
电压比较器的Vopp
电压比较器与运放不同，采用开环测试的方法（K6、K7断开）。比较器正输出电压摆幅Vo +（也称为VOH，有的器件如LM139输出端适配器上接上拉电阻RLˊ才能得到VOH）测试原理见图1。负输入端接地，正输入端输入电压Vi，使器件输出达到正饱和即为Vo+；通过设置 Vi，使输出达到负饱和即为V o-。
其它直流参数和电压转换速率SR 、建立时间及带宽等交流参数测试原理图参见GB/T3442-86标准[1]。
以上分解图中提到的“规定值”，可根据器件的详细技术规范确定，是相对于测试电路信号公共地而言，实际应用时与器件的直流工作点电位有关。
4 测试技术在生产中的实践
4.1 计算机测试系统 国内的能生产满足军标IC产品的厂家，可采用小型计算机测试系统，如北京华峰公司的STS2107C模拟器件测试系统等。已经使用的美国 GenRad 1731 M线性IC测试系统也是一种精度较好的小型计算机测试系统。有条件的可以采用能测高频交流参数的高性能计算机测试系统。要配备精密稳压电源、精密信号源、精密电压电流表、双踪采样示波器和扫频仪等设备，以弥补小型机系统的不足。
4.2 精密运放的测试 从精密运放本身来看，实质上是一种高性能的直流藕合放大器，运放输出满足：Vo= Avo×（VIN+ -VIN-）。当输入阻抗 Ri→∞时，放大器的Ib =（VIN+-VIN -）/Ri→0。一般影响精密运放测试精度的情况有以下几种。
（1）高输入阻抗运放电路（如MC3140、输入阻抗高达1012Ω，Ib可小到pA级，AD549电路 Ib可小到0.1pA级）计算机I b，Vos参数测试显示超标偏大，若裸芯片质量合格则解决方法有：(a) 计算机测试系统精度能力不够，如测AD549、AD811电路，更换到高级测试系统与测试环境测试；(b) 计算机测试系统预热不够，可加长通电预热时间；(c) 机房温湿度未达到测试环境要求，要采取除湿措施降低空气相对湿度（特别是春天、雨季）；(d) 成品外表面沾污，经过一些加工过程筛选试验，电路或多或少有所轻微污染，可对外表进行清洗并彻底烘干，测试人员要戴清洁的手套拿取电路，要禁止电路漫浸蘸锡；(e) 计算机测试系统测试接口夹具、电路适配器沾污，要进行清洗和彻底烘干；(f) 批量生产选用管壳质量不好，引线间绝缘电阻小于10 11Ω，选用引线间绝缘电阻大于1012Ω的管壳；(g) 批量生产封装后电路内部水气含量偏高，封装前要采取好防潮工艺。
（2）高精密、高增益和高频率运放电路参数测不准，这类电路除应满足以上（1）中要求外，还要求计算机测试系统组成的环路条件和补偿网络辅助电路要与之相适应（更精密些更防振荡、干扰）。a.ICL7650斩波自校零运算放大器（Vos=1mV）的测试，适配器上要外接与之匹配的 RC元件；b.OP297双超高增益低输入电流运算放大器可能需要分开制作适配器单独测试每个片内放大器；c.AD811这样的150MHz视频放大器需要补偿网络和输入输出50/75Ω同轴电缆匹配传输；
（3）电路低温时参数测不准，解决方法除满足以上（1），（2）中要求外，还应特别注意的是对MC3140， LF156/157，TL081/082/084，OP297等电路进行低温-55℃测试时，要采取冷源（液氮）就近摆放，快速一次性测完的方法，不然因电路表面冷凝结霜（露），造成Ib电流增大到不可容忍（假象）而测不准。而AD549电路不要指望能全面准确进行一般的 -55℃低温参数测试。
4.3 交流参数测试和杂难测试 只有小型计算机测试系统的生产企业，交流参数一般可采用分解电原理图制作交流测试盒用采样示波器和扫频仪等仪器来人工测试。一些国家重点科研单位有高级IC测试系统，对测试难度大的电路可借助这样的权威测量机构的力量进行测试，并获得准确的交、直流参数测试报告和测试对比样管。
4.4 隐性缺陷测试和早期失效电路的剔除电路的失效因素包括内部容差和缺陷。容差形成的原因有硅材料本身细小的差别（如电阻率），扩散时掺杂浓度、结深不一致，光刻窗口轻微偏离或变形等。容差一般可尽量采用在标准稳定的测试条件，用计算机系统测试出来。
500){this.resized=true;this.style.width=500;}">
500){this.resized=true;this.style.width=500;}">
图2图3所示缺陷是在光刻时光刻区有侵蚀缺口或残留SiO2造成的，它们既可造成容差又可成为引起早期失效的祸根，往往不能通过一般的测试来发现。可采用对电路施加较大电压、较大负载和较高工作温度等应力，强度以正常电路管芯最大额定值为限，以剔除易早期失效的电路。
如采用，（a）应力后测试法：用175℃高温贮存、125℃高温通电动态功率老化一定时间后再进行测试。（b）应力中测试法：即在施加高电压、大电流等冲击信号时同时进行测试。往往需要一只正常电路作为比对样管。如打破模拟电路不能扫描的禁忌，用图示仪对双极型运放电路进行电源、输入输出端扫描，测试它的 V-I特性曲线。有时，一边慢慢增加V，I 应力信号，一边就可看到缺陷造成的突变点，甚至当即失效。（切记必须熟悉电路内部原理，对合格电路有保护措施才能实施）。 5 结束语
有完整的质量保证体系才有优质的产品，因为质量是制造出来的，但对已生产的产品，测试筛选尤为重要，可确保产品供货的质量，我们一定要重视测试技术的研究与实践。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
http://www.zhijv.com/news1/10.htm本文摘自《半导体技术》
王广武
（长沙韶光微电子总公司 / 长沙韶光半导体有限公司，长沙410129）
1 引言
半导体集成电路厂家，依靠技术测试人员、产品标准和计算机测试系统等测试仪器组成完整的测试系统，就要求测试人员能定量掌握测试技术，了解计算机测试系统的测试原理，能按类准确设定器件电参数标准值对计算机测试系统二次编程进行参数测试，并能搭试线路进行直流或交流参数测试和分析。
2 测试中应注意的问题
运算放大器属于模拟电路，输入激励和输出响应都是连续量，内部各元件参数也是连续量, 失效模型较复杂，其元件具有容差和可能存在隐性缺陷，这导致失效因素的模糊性和随机性。对越是精密、开环增益和工作频率越是高的电路越是明显，往往外部条件的细小变化（或干扰）也会引起测试结果的较大误差。模拟电路中电流和电压是重要参数，也是失效信息的重要组成部分。模拟电路的复杂性决定了需要采取多种方法来解决失效诊断问题。一般可采用直流测试法和交流测试法；第三种特殊方法是有针对性地施加冲击应力信号。交流测试法是指测试端为频率响应信号，又可分为频率测试法和频谱分析法。频率测试法，如果全部激励都是同一频率的正弦函数，则电路中的所有稳态响应也将是同一频率的正弦函数，这样被测电路的幅频特性可用来诊断电路的失效。输入脉冲（方波）信号，可用来检测输出电压转换速率、建立时间、响应时间等参数。施加冲击应力信号，可强制检测一般测试不出的隐性缺陷。
3 测试系统的基本测试原理
该原理符合国标GB/T3442-86《半导体集成电路运算（电压）放大器测试方法的基本原理》[1] 和GB/T6798-96[2]。被测器件DUT和辅助运放A共同构成一负反馈闭环放大器（见图1所示）。A要求开环增益大于60dB，增益由精密电阻 RF和RI的比例决定，由计算机程控。A的输出 VL，经运算得到各参数的数据。
500){this.resized=true;this.style.width=500;}">3.1 运算放大器主要参数测试原理分解无论是人工搭试电路测试还是计算机分步测试，实际上对特定的某一参数值按对应的一种特定的测试电路结构施加信号来测试。在测试时应符合器件详细规范规定的下列条件：（a）环境温湿度；（b）电源电压；（c）参考电压或信号；（d）环路条件（包括负载电阻、电容等）；（e）补偿网络及辅助电路；（f）防自激、干扰。
（1）输入失调电压VI0 （Vos）
定义：使输出电压为零（或规定值）时，两输入端间所加直流补偿电压(见图1)。
测试时K1，K2，K6闭合，K8接地，开关K4置“地”或规定的参考电压 VREF，使Vo设定为零（或规定值），可得到 VL =VL0。这时有：VI0 = RI /（RI+RF）× VL0 。RI、RF满足： II0×[RI×R F /（RI+RF）]<< VI0；RF / RI×VI0< Vopp（A输出峰-峰电压）
（2）输入失调电流II0 （Ios）
定义：使输出电压为零（或规定值）时，流入两输入端的电流之差(见图1)。
开关K8接地、K6闭合，K4置地或V REF，K1、K2闭合，测得电压VL1 ；开关K1、K2断开，测得电压VL2；则： II0 = RI/（RI+R F）×（VL2-VL1 ）/R
（3）输入偏置平均电流IIB （Ib）
定义：使输出电压为零（或规定值）时，流入两输入端电流的平均值。
开关K1断开、K2闭合，测得电压V L1；开关K1闭合、K2断开，测得电压V L2；则：IIB = RI /（RI+RF）×（ VL1-VL2）/2R ；同样也可测试Ib+、 Ib-等参数。
（4）开环电压增益AVD（Avo）
定义：器件开环时，输出电压变化与差模输入电压变化之比（测试原理见图1）。
K8接地，K1，K2，K6闭合，K4开关置 VREF分别接入Vs - 、Vs+或交流信号 G。方法A(直流测试法)：K4开关置Vs -，测得电压VL1；K4开关置 Vs+，测得电压V L2；则：AVD =（Vs+ - Vs-）/（VL1 -VL2）×（RI+ RF）/ RI或AVD′=20lgAVD （dB）。方法B(交流测试法)：K4开关置G交流信号，测得电压 VL0；则：AVD =Vs /VL0×（RI +RF）/ RI。 注意：（Vs+ -Vs-）< Vopp；Vs< Vopp。
（5）共模抑制比KCMR（CMRR）
定义：差模电压增益与共模电压增益之比。 KCMR测试方法有共模输入法和变电源法两种。
共模输入法（见图1）：K4接“地”或基准电压VREF，K8接Vi ，K1，K2断开，K3，K6闭合，使被测器件输出电压V o设定为规定值。在器件两输入端同时施加共模电压 Vi，测得电压VL1；在器件两输入端同时施加共模电压 Vi′，测得电压VL2；则：KCMR =（Vi′-Vi）× RF / [ RI×（VL2-V L1）]
（6）开环差模输入电阻RID
定义：器件开环时，差模输入电压变化与对应的输入电流之比（测试原理见图1）。 开关K6闭合，K8接地，K4接V REF端接入低频交流信号，K1，K2闭合，测得电压 VL1；开关K1，K2断开，测得电压V L2；则：RID = VL1/（VL2-V L1）×2R（R值应与RID 相适应）。
（7）输出峰-峰电压Vopp
定义：器件在规定电源电压和负载下，所能输出的最大峰-峰电压。
运算放大器的Vopp
测试原理见图1。方法A（直流测试法）：通过设置基准电压VREF，使被测器件输出电压 Vo设定为V+值，实际测得正输出电压摆幅 Vo+；同样设置基准电压V REF，使Vo设定为V -值，实际测得正输出电压摆幅Vo -；则：Vopp = Vo+ -Vo- 。方法B（交流测试法）：在VREF端加入交流信号，被测器件输出端测得Vopp。
电压比较器的Vopp
电压比较器与运放不同，采用开环测试的方法（K6、K7断开）。比较器正输出电压摆幅Vo +（也称为VOH，有的器件如LM139输出端适配器上接上拉电阻RLˊ才能得到VOH）测试原理见图1。负输入端接地，正输入端输入电压Vi，使器件输出达到正饱和即为Vo+；通过设置 Vi，使输出达到负饱和即为V o-。
其它直流参数和电压转换速率SR 、建立时间及带宽等交流参数测试原理图参见GB/T3442-86标准[1]。
以上分解图中提到的“规定值”，可根据器件的详细技术规范确定，是相对于测试电路信号公共地而言，实际应用时与器件的直流工作点电位有关。
4 测试技术在生产中的实践
4.1 计算机测试系统 国内的能生产满足军标IC产品的厂家，可采用小型计算机测试系统，如北京华峰公司的STS2107C模拟器件测试系统等。已经使用的美国 GenRad 1731 M线性IC测试系统也是一种精度较好的小型计算机测试系统。有条件的可以采用能测高频交流参数的高性能计算机测试系统。要配备精密稳压电源、精密信号源、精密电压电流表、双踪采样示波器和扫频仪等设备，以弥补小型机系统的不足。
4.2 精密运放的测试 从精密运放本身来看，实质上是一种高性能的直流藕合放大器，运放输出满足：Vo= Avo×（VIN+ -VIN-）。当输入阻抗 Ri→∞时，放大器的Ib =（VIN+-VIN -）/Ri→0。一般影响精密运放测试精度的情况有以下几种。
（1）高输入阻抗运放电路（如MC3140、输入阻抗高达1012Ω，Ib可小到pA级，AD549电路 Ib可小到0.1pA级）计算机I b，Vos参数测试显示超标偏大，若裸芯片质量合格则解决方法有：(a) 计算机测试系统精度能力不够，如测AD549、AD811电路，更换到高级测试系统与测试环境测试；(b) 计算机测试系统预热不够，可加长通电预热时间；(c) 机房温湿度未达到测试环境要求，要采取除湿措施降低空气相对湿度（特别是春天、雨季）；(d) 成品外表面沾污，经过一些加工过程筛选试验，电路或多或少有所轻微污染，可对外表进行清洗并彻底烘干，测试人员要戴清洁的手套拿取电路，要禁止电路漫浸蘸锡；(e) 计算机测试系统测试接口夹具、电路适配器沾污，要进行清洗和彻底烘干；(f) 批量生产选用管壳质量不好，引线间绝缘电阻小于10 11Ω，选用引线间绝缘电阻大于1012Ω的管壳；(g) 批量生产封装后电路内部水气含量偏高，封装前要采取好防潮工艺。
（2）高精密、高增益和高频率运放电路参数测不准，这类电路除应满足以上（1）中要求外，还要求计算机测试系统组成的环路条件和补偿网络辅助电路要与之相适应（更精密些更防振荡、干扰）。a.ICL7650斩波自校零运算放大器（Vos=1mV）的测试，适配器上要外接与之匹配的 RC元件；b.OP297双超高增益低输入电流运算放大器可能需要分开制作适配器单独测试每个片内放大器；c.AD811这样的150MHz视频放大器需要补偿网络和输入输出50/75Ω同轴电缆匹配传输；
（3）电路低温时参数测不准，解决方法除满足以上（1），（2）中要求外，还应特别注意的是对MC3140， LF156/157，TL081/082/084，OP297等电路进行低温-55℃测试时，要采取冷源（液氮）就近摆放，快速一次性测完的方法，不然因电路表面冷凝结霜（露），造成Ib电流增大到不可容忍（假象）而测不准。而AD549电路不要指望能全面准确进行一般的 -55℃低温参数测试。
4.3 交流参数测试和杂难测试 只有小型计算机测试系统的生产企业，交流参数一般可采用分解电原理图制作交流测试盒用采样示波器和扫频仪等仪器来人工测试。一些国家重点科研单位有高级IC测试系统，对测试难度大的电路可借助这样的权威测量机构的力量进行测试，并获得准确的交、直流参数测试报告和测试对比样管。
4.4 隐性缺陷测试和早期失效电路的剔除电路的失效因素包括内部容差和缺陷。容差形成的原因有硅材料本身细小的差别（如电阻率），扩散时掺杂浓度、结深不一致，光刻窗口轻微偏离或变形等。容差一般可尽量采用在标准稳定的测试条件，用计算机系统测试出来。
500){this.resized=true;this.style.width=500;}">
500){this.resized=true;this.style.width=500;}">
图2图3所示缺陷是在光刻时光刻区有侵蚀缺口或残留SiO2造成的，它们既可造成容差又可成为引起早期失效的祸根，往往不能通过一般的测试来发现。可采用对电路施加较大电压、较大负载和较高工作温度等应力，强度以正常电路管芯最大额定值为限，以剔除易早期失效的电路。
如采用，（a）应力后测试法：用175℃高温贮存、125℃高温通电动态功率老化一定时间后再进行测试。（b）应力中测试法：即在施加高电压、大电流等冲击信号时同时进行测试。往往需要一只正常电路作为比对样管。如打破模拟电路不能扫描的禁忌，用图示仪对双极型运放电路进行电源、输入输出端扫描，测试它的 V-I特性曲线。有时，一边慢慢增加V，I 应力信号，一边就可看到缺陷造成的突变点，甚至当即失效。（切记必须熟悉电路内部原理，对合格电路有保护措施才能实施）。 5 结束语
有完整的质量保证体系才有优质的产品，因为质量是制造出来的，但对已生产的产品，测试筛选尤为重要，可确保产品供货的质量，我们一定要重视测试技术的研究与实践。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
http://www.zhijv.com/news1/10.htm本文摘自《半导体技术》
IC测试原理
IC测试原理
许伟达
（科利登系统有限公司）
1 引言
本系列一共四章，下面是第一部分，主要讨论芯片开发和生产过程中的IC测试基本原理，内容覆盖了基本的测试原理，影响测试决策的基本因素以及IC测试中的常用术语。
2 数字集成电路测试的基本原理
器件测试的主要目的是保证器件在恶劣的环境条件下能完全实现设计规格书所规定的功能及性能指标。用来完成这一功能的自动测试设备是由计算机控制的，因此，测试工程师必须对计算机科学编程和操作系统有详细的认识，测试工程师必须清晰了解测试设备与器件之间的接口，懂得怎样模拟器件将来的电操作环境，这样器件被测试的条件类似于将来的应用环境。首先有一点必须明显的是，测试成本是一个很重要的因素，关键目的之一就是帮助降低器件的生产成本，甚至在优化的条件下，测试成本有时能占到器件总体成本的40％左右，良品率和测试时间必须达到一个平衡，以取得最好的成本效率。
2.1 不同测试目标的考虑
依照器件开发和制造阶段的不同，采用的工艺技术的不同，测试项目种类的不同以及待测器件的不同，测试技术可以分为很多种类。
器件开发阶段的测试包括：特征分析：保证设计的正确性，决定器件的性能参数；
产品测试：确保器件的规格和功能正确的前提下减少测试时间提高成本效率； 可靠性测试：保证器件能在规定的年限之内正确工作；
来料检查：保证在系统生产过程中所有使用的器件都能满足它本身规格书要求，并能正确工作。
制造阶段的测试包括：
圆片测试：在圆片测试中，要让测试衣管脚与器件尽可能地靠近，保证电缆，测试衣和器件之间的阻抗匹配，以便于时序调整和矫正。因而探针卡的阻抗匹配和延时问题必须加以考虑。封装测试：器件插座和测试头之间的电线引起的电感是芯片载体及封装测试的一个首要的考虑因素。
特征分析测试，包括门临界电压、多域临界电压、旁路电容、金属场临界电压、多层间电阻，金属多点接触电阻、扩散层电阻，接触电阻以及FET寄生漏电等参数测试。通常的工艺种类包括：
TTL、ECL、CMOS、NMOS、Others
通常的测试项目种类：
功能测试：真值表、算法向量生成
直流参数测试：开路/短路测试，输出驱动电流测试、漏电电源测试、电源电流测试、转换电平测试等。
交流参数测试：传输延迟测试，建立保持时间测试、功能速度测试、存取时间测试、刷新/等待时间测试，上升/下降时间测试。
2.2 直流参数测试
直流测试是基于欧姆定律的用来确定器件电参数的稳态测试方法。比如，漏电流测试就是在输入管脚施加电压，这使输入管脚与电源或地之间的电阻上有电流通过，然后测量其该管脚电流的测试，输出驱动电流测试就是在输出管脚上施加一定电流，然后测量该管脚与地或电源之间的电压差。
通常的DC测试包括：
接触测试（短路－开路）：这项测试保证测试接口与器件正常连接，接触测试通过测量输入输出管脚上保护二极管的自然压降来确定连接性。二极管上如果施加一个适当的正向偏置电流，二极管的压降将是0.7V左右，因此接触测试就可以由以下步骤来完成：
（1）所有管脚设为0V，
（2）待测管脚上施加正向偏置电流"I"，
（3）测量"I"引起的电压，
（4）如果该电压小于0.1V，说明管脚短路，
（5）如果电压大于1.0V，说明该管脚开路，
（6）如果电压在0.1V到1.0V之间，说明该管脚正常连接。
500){this.resized=true;this.style.width=500;}">
漏电（IIL，IIH，IOZ）：理想条件下，可以认为输入及三态输出管脚和地之间是开路的，但实际情况，它们之间为高电阻状态，它们之间的最大的电流就称为漏电流。或分别称为输入漏电流和输出三态漏电流，漏电流一般是由于器件内部和输入管脚之间的绝缘氧化膜在生产过程中太薄引起的，形成一种类似于短路的情形，导致电流通过。
三态输出漏电IOZ是当管脚状态为输出高阻状态时，在输出管脚使用VCC（VDD）或GND（VSS）驱动时测量得到的电流，三态输出漏电流的测试和输入漏电测试类似，不同的是待测器件必须被设置为三态输出状态。
转换电平（VIL，VIH）。转换电平测量用来决定器件工作时VIL和VIH的实际值。（VIL是器件输入管脚从高变换到低状态时所需的最大电压值，相反，VIH是输入管脚从低变换到高的时候所需的最小电压值）。这些参数通常是通过反复运行常用的功能测试，同时升高（VIL）或降低（VIH）输入电压值来决定的，那个导致功能测试失效的临界电压值就是转换电平，这一参数加上保险量就是VIL或VIH规格，保险量代表了器件的抗噪声能力。
输出驱动电流（VOL，VOH，IOL，IOH）。输出驱动电流测试保证器件能在一定的电流负载下保持预定的输出电平，VOL和VOH规格用来保证器件在器件允许的噪声条件下所能驱动的多个器件输入管脚的能力。
电源消耗（ICC，IDD，IEE）。该项测试决定器件的电源消耗规格，也就是电源管脚在规定的电压条件下的最大电流消耗，电源消耗测试可分为静态电源消耗测试和动态电源消耗测试，静态电源消耗测试决定器件在空闲状态下时最大的电源消耗，而动态电源消耗测试决定器件工作时的最大电源消耗。
2.3 交流参数测试
交流参数测试测量器件晶体管转换状态时的时序关系。交流测试的目的是保证器件在正确的时间发生状态转换，输入端输入指定的输入边沿，特定的时间后在输出端检测预期的状态转换。
常用的交流测试有传输延迟测试，建立和保持时间测试，以及频率测试等。
传输延迟测试是指在输入端产生一个状态（边沿）转换和导致相应的输出端的状态（边沿）转换之间的延迟时间，该时间从输出端的某一特定的电压开始到输出端的某一特定的电压结束，一些更严格的时序测试还会包括以下的这些项目：
三态转换时间测试
TLZ，THZ：从输出使能关闭到输出三态完成的转换时间。
TZL，TZH：从传输使能开始到输出有效数据的转换时间。
存储器读取时间--从内存单元读取数据所需的时间，测试读取时间的步骤一般如下所示
（1）往单元A写入数据"0"，
（2）往单元B写入数据"1"，
（3）保持READ为使能状态并读取单元A的值，
（4）地址转换到单元B，
（5）转换时间就是从地址转换开始到数据变换之间的时间。
写入恢复时间--在写操作之后的到能读取某一内存单元所必须等待的时间。
暂停时间--内存单元能保持它们状态的时间，本质上就是测量内存数据的保持时间。
刷新时间--刷新内存的最大允许时间。
建立时间--输入数据转换必须提前锁定输入时钟的时间。
保持时间--在锁定输入时钟之后输入数据必须保持的时间。
频率--通过反复运行功能测试，同时改变测试周期，来测试器件运行的速度，周期和频率通常通过二进制搜索的办法来进行变化。频率测试的目的是找到器件所能运行的最快速度。
上面讨论了数字集成电路测试的一些基本目的和原理，同时也定义了测试上的一些关键术语，在接下来的章节里，我们将讨论怎么把这些基本原理应用到实际的IC测试中去。
3 关于科利登
科利登系统公司（纳斯达克股票代码：CMOS）是业界领先的为全球半导体工业提供设计到测试解决方案的供应商。本着以创新的技术降低测试成本的原则，科利登为全球范围的集成设备制造商（IDMs）、圆片加工厂商、外包封装测试供应商和无生产线公司提供有竞争力成本和性能优势，科利登是通过ISO 9001认证的公司，在全球20个国家设有分支机构，公司总部位于美国加州苗必达市，欲获得更多有关公司的信息请登陆http：//www.credence.com.cn治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
http://www.zhijv.com/news1/11.htm本文摘自《半导体技术》
许伟达
（科利登系统有限公司）
1 引言
本系列一共四章，下面是第一部分，主要讨论芯片开发和生产过程中的IC测试基本原理，内容覆盖了基本的测试原理，影响测试决策的基本因素以及IC测试中的常用术语。
2 数字集成电路测试的基本原理
器件测试的主要目的是保证器件在恶劣的环境条件下能完全实现设计规格书所规定的功能及性能指标。用来完成这一功能的自动测试设备是由计算机控制的，因此，测试工程师必须对计算机科学编程和操作系统有详细的认识，测试工程师必须清晰了解测试设备与器件之间的接口，懂得怎样模拟器件将来的电操作环境，这样器件被测试的条件类似于将来的应用环境。首先有一点必须明显的是，测试成本是一个很重要的因素，关键目的之一就是帮助降低器件的生产成本，甚至在优化的条件下，测试成本有时能占到器件总体成本的40％左右，良品率和测试时间必须达到一个平衡，以取得最好的成本效率。
2.1 不同测试目标的考虑
依照器件开发和制造阶段的不同，采用的工艺技术的不同，测试项目种类的不同以及待测器件的不同，测试技术可以分为很多种类。
器件开发阶段的测试包括：特征分析：保证设计的正确性，决定器件的性能参数；
产品测试：确保器件的规格和功能正确的前提下减少测试时间提高成本效率； 可靠性测试：保证器件能在规定的年限之内正确工作；
来料检查：保证在系统生产过程中所有使用的器件都能满足它本身规格书要求，并能正确工作。
制造阶段的测试包括：
圆片测试：在圆片测试中，要让测试衣管脚与器件尽可能地靠近，保证电缆，测试衣和器件之间的阻抗匹配，以便于时序调整和矫正。因而探针卡的阻抗匹配和延时问题必须加以考虑。封装测试：器件插座和测试头之间的电线引起的电感是芯片载体及封装测试的一个首要的考虑因素。
特征分析测试，包括门临界电压、多域临界电压、旁路电容、金属场临界电压、多层间电阻，金属多点接触电阻、扩散层电阻，接触电阻以及FET寄生漏电等参数测试。通常的工艺种类包括：
TTL、ECL、CMOS、NMOS、Others
通常的测试项目种类：
功能测试：真值表、算法向量生成
直流参数测试：开路/短路测试，输出驱动电流测试、漏电电源测试、电源电流测试、转换电平测试等。
交流参数测试：传输延迟测试，建立保持时间测试、功能速度测试、存取时间测试、刷新/等待时间测试，上升/下降时间测试。
2.2 直流参数测试
直流测试是基于欧姆定律的用来确定器件电参数的稳态测试方法。比如，漏电流测试就是在输入管脚施加电压，这使输入管脚与电源或地之间的电阻上有电流通过，然后测量其该管脚电流的测试，输出驱动电流测试就是在输出管脚上施加一定电流，然后测量该管脚与地或电源之间的电压差。
通常的DC测试包括：
接触测试（短路－开路）：这项测试保证测试接口与器件正常连接，接触测试通过测量输入输出管脚上保护二极管的自然压降来确定连接性。二极管上如果施加一个适当的正向偏置电流，二极管的压降将是0.7V左右，因此接触测试就可以由以下步骤来完成：
（1）所有管脚设为0V，
（2）待测管脚上施加正向偏置电流"I"，
（3）测量"I"引起的电压，
（4）如果该电压小于0.1V，说明管脚短路，
（5）如果电压大于1.0V，说明该管脚开路，
（6）如果电压在0.1V到1.0V之间，说明该管脚正常连接。
500){this.resized=true;this.style.width=500;}">
漏电（IIL，IIH，IOZ）：理想条件下，可以认为输入及三态输出管脚和地之间是开路的，但实际情况，它们之间为高电阻状态，它们之间的最大的电流就称为漏电流。或分别称为输入漏电流和输出三态漏电流，漏电流一般是由于器件内部和输入管脚之间的绝缘氧化膜在生产过程中太薄引起的，形成一种类似于短路的情形，导致电流通过。
三态输出漏电IOZ是当管脚状态为输出高阻状态时，在输出管脚使用VCC（VDD）或GND（VSS）驱动时测量得到的电流，三态输出漏电流的测试和输入漏电测试类似，不同的是待测器件必须被设置为三态输出状态。
转换电平（VIL，VIH）。转换电平测量用来决定器件工作时VIL和VIH的实际值。（VIL是器件输入管脚从高变换到低状态时所需的最大电压值，相反，VIH是输入管脚从低变换到高的时候所需的最小电压值）。这些参数通常是通过反复运行常用的功能测试，同时升高（VIL）或降低（VIH）输入电压值来决定的，那个导致功能测试失效的临界电压值就是转换电平，这一参数加上保险量就是VIL或VIH规格，保险量代表了器件的抗噪声能力。
输出驱动电流（VOL，VOH，IOL，IOH）。输出驱动电流测试保证器件能在一定的电流负载下保持预定的输出电平，VOL和VOH规格用来保证器件在器件允许的噪声条件下所能驱动的多个器件输入管脚的能力。
电源消耗（ICC，IDD，IEE）。该项测试决定器件的电源消耗规格，也就是电源管脚在规定的电压条件下的最大电流消耗，电源消耗测试可分为静态电源消耗测试和动态电源消耗测试，静态电源消耗测试决定器件在空闲状态下时最大的电源消耗，而动态电源消耗测试决定器件工作时的最大电源消耗。
2.3 交流参数测试
交流参数测试测量器件晶体管转换状态时的时序关系。交流测试的目的是保证器件在正确的时间发生状态转换，输入端输入指定的输入边沿，特定的时间后在输出端检测预期的状态转换。
常用的交流测试有传输延迟测试，建立和保持时间测试，以及频率测试等。
传输延迟测试是指在输入端产生一个状态（边沿）转换和导致相应的输出端的状态（边沿）转换之间的延迟时间，该时间从输出端的某一特定的电压开始到输出端的某一特定的电压结束，一些更严格的时序测试还会包括以下的这些项目：
三态转换时间测试
TLZ，THZ：从输出使能关闭到输出三态完成的转换时间。
TZL，TZH：从传输使能开始到输出有效数据的转换时间。
存储器读取时间--从内存单元读取数据所需的时间，测试读取时间的步骤一般如下所示
（1）往单元A写入数据"0"，
（2）往单元B写入数据"1"，
（3）保持READ为使能状态并读取单元A的值，
（4）地址转换到单元B，
（5）转换时间就是从地址转换开始到数据变换之间的时间。
写入恢复时间--在写操作之后的到能读取某一内存单元所必须等待的时间。
暂停时间--内存单元能保持它们状态的时间，本质上就是测量内存数据的保持时间。
刷新时间--刷新内存的最大允许时间。
建立时间--输入数据转换必须提前锁定输入时钟的时间。
保持时间--在锁定输入时钟之后输入数据必须保持的时间。
频率--通过反复运行功能测试，同时改变测试周期，来测试器件运行的速度，周期和频率通常通过二进制搜索的办法来进行变化。频率测试的目的是找到器件所能运行的最快速度。
上面讨论了数字集成电路测试的一些基本目的和原理，同时也定义了测试上的一些关键术语，在接下来的章节里，我们将讨论怎么把这些基本原理应用到实际的IC测试中去。
3 关于科利登
科利登系统公司（纳斯达克股票代码：CMOS）是业界领先的为全球半导体工业提供设计到测试解决方案的供应商。本着以创新的技术降低测试成本的原则，科利登为全球范围的集成设备制造商（IDMs）、圆片加工厂商、外包封装测试供应商和无生产线公司提供有竞争力成本和性能优势，科利登是通过ISO 9001认证的公司，在全球20个国家设有分支机构，公司总部位于美国加州苗必达市，欲获得更多有关公司的信息请登陆http：//www.credence.com.cn治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架
http://www.zhijv.com/news1/11.htm本文摘自《半导体技术》
BGA 检测技术与质量控制
BGA 检测技术与质量控制
汤 勇 峰
巨龙通信设备有限责任公司
BGA 技术是将原来器件 PLCC/QFP 封装的 "J" 形或翼形引线，改变成球形引脚；把从器件本体四周 " 单线性 " 顺列引出的引线，改变成本体腹底之下 " 全平面 " 式的格栅阵排列。这样既可以疏散引脚间距，又能够增加引脚数目。同时 BGA 封装还有如下一些优点；减少引脚缺陷，改善共面问题，减小引线间电感及电容，增强电性能及散热性能。正因如此，所以在电子元器件封装领域中， BGA 技术被广泛应用。尤其是近些年来，以 BGA 技术封装的元器件在市场上大量出现，并呈现高速增长的趋势。
虽然 BGA 技术在某些方面有所突破，但并非是十全十美的。由于 BGA 封装技术是一种新型封装技术，与 QFP 技术相比 ，有许多新技术指标需要得到控制。另外，它焊装后焊点隐藏在封装之下，不可能 100 ％目测检测表面安装的焊接质量，为 BGA 安装质量控制提出了难题。下面就国内外对这方面技术的研究、开发应用动态作些介绍和探讨。
1 BGA 焊前检测与质量控制
生产中的质量控制非常重要，尤其是在 BGA 封装中，任何缺陷都会导致 BGA 封装元器件在印制电路板焊装过程出现差错，会在以后的工艺中引发质量问题。封装工艺中所要求的主要性能有 : 封装组件的可靠性；与 PCB 的热匹配性；焊料球的共面性；对热、湿气的敏感性；是否能通过封装体边缘对准性，以及加工的经济性等。需指出的是， BGA 基板上的焊球无论是通过高温焊球（ 90Pb/10Sn ）转换，还是采用球射工艺形成，焊球都有可能掉下丢失，或者形成过大、过小，或者发生焊料桥接、缺损等情况。因此，在对 BGA 进行表面贴装之前，需对其中的一些指标进行检测控制。
英国 Scantron 公司研究和开发的 Proscan1000, 用于检查焊料球的共面性、封装是否变形以及所有的焊料球是否都在。 Proscan1000 采用三角激光测量法，测量光束下的物体沿 X 轴和 Y 轴移动，在 Z 轴方向的距离，并将物体的三维表面信息进行数字化处理，以便分析和检查。该软件以 2000 点 /s 的速度扫描 100 万个数据点，直到亚微米级。扫描结果以水平、等量和截面示图显示在高分辩率 VGA 监视器上。 Prosan1000 还能计算表面粗糙度参数、体积、表面积和截面积。
2 BGA 焊后质量检测
使用球栅阵列封装（ BGA ）器给质量检测和控制部门带来难题：如何测试焊后安装质量。由于这类器件焊装后，检测人员不可能见到封装材料下面的部分，从而使用目检焊接质量成为空谈。其它如板截芯片（ OOB ）及倒装芯片安装等新技术也面临着同样的问题。而且与 BGA 器件类似， QFP 器件的 RF 屏蔽也挡住了视线，使目检者看不见全部焊点。为满足用户对可靠性的要求，必须解决不可见焊点的检测问题。光学与激光系统的检测能力与目检相似，因为它们同样需要视线来检测。即使使用 QFP 自动检测系统 AOI(Automated Optical Inspection) 也不能判定焊接质量，原因是无法看到焊接点。为解决这些问题，必须寻求其它检测办法。目前的生产检测技术有电测试、边界扫描及X 射线检测。
2.1 电测试
传统的电测试是查找开路与短路缺陷的主要方法。其唯一目的是在板的预置点进行实际的电连接，这样便可以提供使信号流入测试板、数据流入 ATE 的接口。如果印制电路板有足够的空间设定测试点，系统也可检查器件的功能。测试仪器一般由微机控制，检测每块 PCB 时，需要相应的针床和软件。对于不同的测试功能，该仪器可提供相应工作单元来进行检测。例如，测试二极管、三极管直流电平单元；测试电容、电感时用交流单元；而测试低数值电容、电感及高阻值电阻时用高频信号单元。但在封装密度与不可见焊点数量都大量增加时，寻找线路节点则变得昂贵、不可靠。 2.2 边界扫描检测
边界扫描技术解决了一些与复杂器件及封装密度有关的问题。采用边界扫描技术，每一个 IC 器件设计有一系列寄存器，将功能线路与检测线路分离开，并记录通过器件的检测数据。测试通路检查 IC 器件上每一个焊接点的开路、短路情况。基于边界扫描设计的检测端口，通过边缘连接器给每个焊点提供一条通路，从而免除全节点查找的需要。尽管边界扫描提供了比电测试更广的不可见焊点检测范围，但也必须为扫描检测专门设计印制电路板与 IC 器件。电测试与边界扫描检测主要用以测试电性能，却不能较好地检测焊接质量。为提高并保证生产过程中的质量，必须寻找其它方法来检测焊接质量，尤其是不可见焊点的质量。
2.3 X 射线测试
另一种检测方法是 X 射线检测法，换言之， X 射线透视图可显示焊接厚度、形状及质量的密度分布。厚度与形状不仅是反映长期结构质量的指标，在测定开路、短路缺陷及焊接不足方面，也是很好的指标。此技术有助于收集量化的过程参数并检测缺陷。在今天这个生产竞争的时代，这些补充数据有助于降低新产品开发费用，缩短投放市场的时间。
（1）X 射线图像检测原理
X 射线由一个微焦点 X 射线管产生，穿过管壳内的一个铍窗，并投射到试验样品上。样品对 X 射线的吸收率或透射率取决于样品所包含材料的成分与比率。穿过样品的 X 射线轰击到 X 射线敏感板上的磷涂层，并激发出光子，这些光子随后被摄像机探测到，然后对该信号进行处理放大，由计算机进一步分析或观察。不同的样品材料对 X 射线具有不同的不透明系数见表1. 处理后的灰度图像显示了被检查的物体密度或材料厚度的差异。
500){this.resized=true;this.style.width=500;}" resized="true">
（2）人工 X 射线检测使用人工 X 射线检测设备，需要逐个检查焊点并确定其是否合格。该设备配有手动或电脑转辅助装置使组件倾斜，以便更好地进行检测和摄像。详细定义的标准或目视检测图表可指导评估图像。但通常的目视检测要求培训操作人员，并且容易出错。此外，人工设备并不适合对全部焊点进行检测，而只适合工艺鉴定和工艺故障分析。
（3）自动检测系统
全自动系统能对全部焊点进行检测。虽然已定义了人工检测标准，但全自动系统的复测正确度比人工 X 射线检测方法高得多。自动检测系统通常用于产量高且品种少的生产设备上，具有高价值或要求可靠性的产品也需要进行自动检测。检测结果与需要返修的电路板一起送给返修人员。这些结果还能提供相关的统计资料，用于改进生产工艺。 自动检测系统需要设置正确的检测参数。大多数新系统的软件中都定义了检测指标，但必须重新制订，要适应以生产工艺中所特有的因素。否则可能错误的信息并且降低系统的可靠性。
自动 X 射线分层系统使用了三维剖面技术。该系统能够检测单面板和双面板表面贴装电路板，而没有传统的 X 射线系统的局限性。系统通过软件定义了所要检查焊点的面积和高度，把焊点剖成不同的截面，从而为全部检测建立完整的剖面图。
目前已有两种检测焊接质量的自动测试系统统上市：传输 X 射线测试系统与断面 X 射线自动测试系统。传输 X 射线系统源于 X 射线束沿通路复合吸收的特性。对 SMT 的某些焊接，如单面 PCB 上的 J 型引线与细间距 QFP ，传输 X 射线系统是测定焊接质量最好的方法，但它却不能区分垂直重叠的特征。因此，传输 X 射线透视图中， BGA 器件的焊缝被其引线的焊球遮掩。对于 RF 屏蔽之下的双面密集型 PCB 及元器件的不可见焊接，也存在这类问题。
断面 X 射线测试系统克服了传输 X 射线测试系统的众多问题。它设计了一个聚焦断面，并通过使目标区域上下平面散焦的方法，将 PCB 的水平区域分开。该系统的成功在于只需较短的测试开发时间，就能准确检测出焊接缺陷。就多数线路板而言， " 无夹具 " 也有助于减少在产品检测上所花的精力。对于小体积的复杂产品，制造厂商最好使用断面 X 射线测试系统。虽然所有方法都可检查焊接点，但断面 X 射线测试系统提供了一种非破坏性的测试方法，可检测所有类型的焊接质量，并获得有价值的调整组装工艺的信息。
（4）选择合适的 X 射线检测系统
选择适合实际生产应用的。有较高性能价格比 X 射线检测系统以满足质量控制需要是一项十分重要的工作。最近较新的超高分辩率 X 射线系统在检测及分析缺陷方面已达微米水平，为生产线上发现较隐蔽的质量问题（包括焊接缺陷）提供了较全面的、也比较省时的解决方案。在决定购买检测 X 射线系统之前。一定要了解系统所需的最小分辩率，见表 2 。与些同时也就决定了所要购置的系统的大致价格。当然，设备放置、人员配备等因素也要在选购时全盘考虑。
500){this.resized=true;this.style.width=500;}" resized="true">
3 结束语随着 BGA 封装器件的出现并大量进入市场，针对高封装密度、焊点不可见等特点，电子厂商为控制 BGAs 的焊装质量，需充分应用高科技工具、手段，努力掌握和大力提高检测技术水平。使用新的工艺方法能有与之相适应、相匹配的检测手段。只有这样，生产过程中的质量问题才能得到控制中。而且，把检测过程中反映出来的问题反馈到生产工艺中去加以解决，将会使生产更加顺畅，减少返修工作量。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架http://www.zhijv.com/news1/13.htm
汤 勇 峰
巨龙通信设备有限责任公司
BGA 技术是将原来器件 PLCC/QFP 封装的 "J" 形或翼形引线，改变成球形引脚；把从器件本体四周 " 单线性 " 顺列引出的引线，改变成本体腹底之下 " 全平面 " 式的格栅阵排列。这样既可以疏散引脚间距，又能够增加引脚数目。同时 BGA 封装还有如下一些优点；减少引脚缺陷，改善共面问题，减小引线间电感及电容，增强电性能及散热性能。正因如此，所以在电子元器件封装领域中， BGA 技术被广泛应用。尤其是近些年来，以 BGA 技术封装的元器件在市场上大量出现，并呈现高速增长的趋势。
虽然 BGA 技术在某些方面有所突破，但并非是十全十美的。由于 BGA 封装技术是一种新型封装技术，与 QFP 技术相比 ，有许多新技术指标需要得到控制。另外，它焊装后焊点隐藏在封装之下，不可能 100 ％目测检测表面安装的焊接质量，为 BGA 安装质量控制提出了难题。下面就国内外对这方面技术的研究、开发应用动态作些介绍和探讨。
1 BGA 焊前检测与质量控制
生产中的质量控制非常重要，尤其是在 BGA 封装中，任何缺陷都会导致 BGA 封装元器件在印制电路板焊装过程出现差错，会在以后的工艺中引发质量问题。封装工艺中所要求的主要性能有 : 封装组件的可靠性；与 PCB 的热匹配性；焊料球的共面性；对热、湿气的敏感性；是否能通过封装体边缘对准性，以及加工的经济性等。需指出的是， BGA 基板上的焊球无论是通过高温焊球（ 90Pb/10Sn ）转换，还是采用球射工艺形成，焊球都有可能掉下丢失，或者形成过大、过小，或者发生焊料桥接、缺损等情况。因此，在对 BGA 进行表面贴装之前，需对其中的一些指标进行检测控制。
英国 Scantron 公司研究和开发的 Proscan1000, 用于检查焊料球的共面性、封装是否变形以及所有的焊料球是否都在。 Proscan1000 采用三角激光测量法，测量光束下的物体沿 X 轴和 Y 轴移动，在 Z 轴方向的距离，并将物体的三维表面信息进行数字化处理，以便分析和检查。该软件以 2000 点 /s 的速度扫描 100 万个数据点，直到亚微米级。扫描结果以水平、等量和截面示图显示在高分辩率 VGA 监视器上。 Prosan1000 还能计算表面粗糙度参数、体积、表面积和截面积。
2 BGA 焊后质量检测
使用球栅阵列封装（ BGA ）器给质量检测和控制部门带来难题：如何测试焊后安装质量。由于这类器件焊装后，检测人员不可能见到封装材料下面的部分，从而使用目检焊接质量成为空谈。其它如板截芯片（ OOB ）及倒装芯片安装等新技术也面临着同样的问题。而且与 BGA 器件类似， QFP 器件的 RF 屏蔽也挡住了视线，使目检者看不见全部焊点。为满足用户对可靠性的要求，必须解决不可见焊点的检测问题。光学与激光系统的检测能力与目检相似，因为它们同样需要视线来检测。即使使用 QFP 自动检测系统 AOI(Automated Optical Inspection) 也不能判定焊接质量，原因是无法看到焊接点。为解决这些问题，必须寻求其它检测办法。目前的生产检测技术有电测试、边界扫描及X 射线检测。
2.1 电测试
传统的电测试是查找开路与短路缺陷的主要方法。其唯一目的是在板的预置点进行实际的电连接，这样便可以提供使信号流入测试板、数据流入 ATE 的接口。如果印制电路板有足够的空间设定测试点，系统也可检查器件的功能。测试仪器一般由微机控制，检测每块 PCB 时，需要相应的针床和软件。对于不同的测试功能，该仪器可提供相应工作单元来进行检测。例如，测试二极管、三极管直流电平单元；测试电容、电感时用交流单元；而测试低数值电容、电感及高阻值电阻时用高频信号单元。但在封装密度与不可见焊点数量都大量增加时，寻找线路节点则变得昂贵、不可靠。 2.2 边界扫描检测
边界扫描技术解决了一些与复杂器件及封装密度有关的问题。采用边界扫描技术，每一个 IC 器件设计有一系列寄存器，将功能线路与检测线路分离开，并记录通过器件的检测数据。测试通路检查 IC 器件上每一个焊接点的开路、短路情况。基于边界扫描设计的检测端口，通过边缘连接器给每个焊点提供一条通路，从而免除全节点查找的需要。尽管边界扫描提供了比电测试更广的不可见焊点检测范围，但也必须为扫描检测专门设计印制电路板与 IC 器件。电测试与边界扫描检测主要用以测试电性能，却不能较好地检测焊接质量。为提高并保证生产过程中的质量，必须寻找其它方法来检测焊接质量，尤其是不可见焊点的质量。
2.3 X 射线测试
另一种检测方法是 X 射线检测法，换言之， X 射线透视图可显示焊接厚度、形状及质量的密度分布。厚度与形状不仅是反映长期结构质量的指标，在测定开路、短路缺陷及焊接不足方面，也是很好的指标。此技术有助于收集量化的过程参数并检测缺陷。在今天这个生产竞争的时代，这些补充数据有助于降低新产品开发费用，缩短投放市场的时间。
（1）X 射线图像检测原理
X 射线由一个微焦点 X 射线管产生，穿过管壳内的一个铍窗，并投射到试验样品上。样品对 X 射线的吸收率或透射率取决于样品所包含材料的成分与比率。穿过样品的 X 射线轰击到 X 射线敏感板上的磷涂层，并激发出光子，这些光子随后被摄像机探测到，然后对该信号进行处理放大，由计算机进一步分析或观察。不同的样品材料对 X 射线具有不同的不透明系数见表1. 处理后的灰度图像显示了被检查的物体密度或材料厚度的差异。
500){this.resized=true;this.style.width=500;}" resized="true">
（2）人工 X 射线检测使用人工 X 射线检测设备，需要逐个检查焊点并确定其是否合格。该设备配有手动或电脑转辅助装置使组件倾斜，以便更好地进行检测和摄像。详细定义的标准或目视检测图表可指导评估图像。但通常的目视检测要求培训操作人员，并且容易出错。此外，人工设备并不适合对全部焊点进行检测，而只适合工艺鉴定和工艺故障分析。
（3）自动检测系统
全自动系统能对全部焊点进行检测。虽然已定义了人工检测标准，但全自动系统的复测正确度比人工 X 射线检测方法高得多。自动检测系统通常用于产量高且品种少的生产设备上，具有高价值或要求可靠性的产品也需要进行自动检测。检测结果与需要返修的电路板一起送给返修人员。这些结果还能提供相关的统计资料，用于改进生产工艺。 自动检测系统需要设置正确的检测参数。大多数新系统的软件中都定义了检测指标，但必须重新制订，要适应以生产工艺中所特有的因素。否则可能错误的信息并且降低系统的可靠性。
自动 X 射线分层系统使用了三维剖面技术。该系统能够检测单面板和双面板表面贴装电路板，而没有传统的 X 射线系统的局限性。系统通过软件定义了所要检查焊点的面积和高度，把焊点剖成不同的截面，从而为全部检测建立完整的剖面图。
目前已有两种检测焊接质量的自动测试系统统上市：传输 X 射线测试系统与断面 X 射线自动测试系统。传输 X 射线系统源于 X 射线束沿通路复合吸收的特性。对 SMT 的某些焊接，如单面 PCB 上的 J 型引线与细间距 QFP ，传输 X 射线系统是测定焊接质量最好的方法，但它却不能区分垂直重叠的特征。因此，传输 X 射线透视图中， BGA 器件的焊缝被其引线的焊球遮掩。对于 RF 屏蔽之下的双面密集型 PCB 及元器件的不可见焊接，也存在这类问题。
断面 X 射线测试系统克服了传输 X 射线测试系统的众多问题。它设计了一个聚焦断面，并通过使目标区域上下平面散焦的方法，将 PCB 的水平区域分开。该系统的成功在于只需较短的测试开发时间，就能准确检测出焊接缺陷。就多数线路板而言， " 无夹具 " 也有助于减少在产品检测上所花的精力。对于小体积的复杂产品，制造厂商最好使用断面 X 射线测试系统。虽然所有方法都可检查焊接点，但断面 X 射线测试系统提供了一种非破坏性的测试方法，可检测所有类型的焊接质量，并获得有价值的调整组装工艺的信息。
（4）选择合适的 X 射线检测系统
选择适合实际生产应用的。有较高性能价格比 X 射线检测系统以满足质量控制需要是一项十分重要的工作。最近较新的超高分辩率 X 射线系统在检测及分析缺陷方面已达微米水平，为生产线上发现较隐蔽的质量问题（包括焊接缺陷）提供了较全面的、也比较省时的解决方案。在决定购买检测 X 射线系统之前。一定要了解系统所需的最小分辩率，见表 2 。与些同时也就决定了所要购置的系统的大致价格。当然，设备放置、人员配备等因素也要在选购时全盘考虑。
500){this.resized=true;this.style.width=500;}" resized="true">
3 结束语随着 BGA 封装器件的出现并大量进入市场，针对高封装密度、焊点不可见等特点，电子厂商为控制 BGAs 的焊装质量，需充分应用高科技工具、手段，努力掌握和大力提高检测技术水平。使用新的工艺方法能有与之相适应、相匹配的检测手段。只有这样，生产过程中的质量问题才能得到控制中。而且，把检测过程中反映出来的问题反馈到生产工艺中去加以解决，将会使生产更加顺畅，减少返修工作量。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支架http://www.zhijv.com/news1/13.htm
使用Sapphire S系列D－3208选件卡来应对高速串行总线的挑战
使用Sapphire S系列D－3208选件卡来应对高速串行总线的挑战
（科利登系统有限公司）
科利登扩展了产品范围覆盖所有针对多种高速总线测试的数字解决方案。科利登Sapphire S系列D－3208数字选件能为各种总线接口测试提供极大的灵活性和先进的测试能力，速率可达千兆赫兹，不管是超速转送总线（Hyper Transport），数字虚拟接口（DVI），并行输入/输出（I/O）总线，高清晰度的多媒体接口（HDMI）和基于仪器协议扩展总线（PBI extension）等高速总线还是周边元件接口加速总线（PCI Express），串行先进技术配置总线（SATA）附属单元接口（XAUI）同步光纤网络接口（Sonet）和完全缓冲双内存模块（FBDIMM）等嵌入时钟串行总线，D－3208选件都能轻松应对。
500){this.resized=true;this.style.width=500;}">
真正的差分管脚电子性能
传统的测试利用单边测试通道采用伪差分模式来测试差分通道的被测器件。伪差分模式在差分驱动上的实时性及补偿的不稳定性被充分体现，为保证测试质量只能利用信号的正半或负半。而D－3208选件能够依靠它的真正差分管脚电子性能提高测试真实性。如下图所示：
500){this.resized=true;this.style.width=500;}">
在功能测试时，差分比较器是用补码方式，但在共模测试及正负信号测试时，应用不同比较器。额外的比较器用来测试信号强度，同选件上的时间测量单元一起就可以测试波形完整性参数以及共模信号的幅度。Receive Jitter Tolerance Testing接受端Jitter公差测试
测试器件接收器的抖动偏差是一个非常重要的测试需求。D－3208选件与一些特定电路一起，能够利用直接时间合成技术来程序控制正弦波，三角波，伪随机波或其他任意抖动波形的总量，驱动到D－3208里基于管脚理论的驱动沿上，进行抖动偏差的测试。直接时间合成技术提供了一种比负载板上用一个简单被动滤波器方式更加有效的抖动偏差测试方法。
500){this.resized=true;this.style.width=500;}">
领先业界的测试精度
D－3208选件提供在所有管脚和整个系统内部具有＋/－30ps的边沿放置精度。这一无可比拟的性能进一步加强了Sapphire系统的优势，帮助客户在工程分析时提高器件的特征分析能力，到生产过程中提高产品的良品率。
源同步总线测试
D－3208选件利用Crednece专利的源同步选通测试系统结构，能为Sapphire系统提供业界领先的包括源同步，数据选通应外等总线测试性能。另外，D3208选件可利用内部分布的数据选通信号来以与同周期源信号同步方式工作，或者各仪器可以利用外部源同步选通信号驱动来校正源同步时钟信号的相位。
基于仪器协议的扩展总线接口
D－3208可以根据需要交换模式，既可以用作普通的高速源同步数字测试仪器，也可以用作带时钟嵌入信号协议器件的测试仪器。因此，系统中的D－3208选件可以根据实际的测试需要实现完全不同的功能的仪器。基于仪器协议的扩展总线接口展选件能提供以下几种不同功能：
眼图中心定位：在训练序列中，D－3208的接收通道自动搜索用户定义的比特流来决定每个通道优化的UI（眼图中心）选通点。作为眼图中心定位流程的一部分，抖动测试的柱状图完成了，进而能快速进行总抖动测试的过和不过的进行。
边沿跟踪：时钟数据恢复是功能强大的基于管脚序列的（Sequencec-per-pin）时序系统利用相位插入技术来完成的。
符号校正：在测试程序里定义的专门符号，可以在器件的输入数据流中搜索此符号来确定和辨认符号边界。这样在帧对齐之前到达的比特流可以丢弃不用。
符号的忽略：许多协议会定义一个"空闲"并可以跳过的规则序列来保持发送器和接收器之间的同步和锁定。因此需要符号忽略的功能把这种符号从数据流中过滤出来。
不一致性处理：需要编码方法利用不一致性来保持差分线上直流分量的平衡。不幸的是，这就意味着许多预期的数据符号可能以以下一种形式出现：正不一致性或负不一致性。基于仪器协议的扩展总线接口选件能自动应对这种要求。
同时适合工程验证和量产测试的需求
正是因为拥有上述独特的优点，已经有超过100套的D－3208成功应用在工程验证和量产测试中。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支http://www.zhijv.com/news1/14.htm
（科利登系统有限公司）
科利登扩展了产品范围覆盖所有针对多种高速总线测试的数字解决方案。科利登Sapphire S系列D－3208数字选件能为各种总线接口测试提供极大的灵活性和先进的测试能力，速率可达千兆赫兹，不管是超速转送总线（Hyper Transport），数字虚拟接口（DVI），并行输入/输出（I/O）总线，高清晰度的多媒体接口（HDMI）和基于仪器协议扩展总线（PBI extension）等高速总线还是周边元件接口加速总线（PCI Express），串行先进技术配置总线（SATA）附属单元接口（XAUI）同步光纤网络接口（Sonet）和完全缓冲双内存模块（FBDIMM）等嵌入时钟串行总线，D－3208选件都能轻松应对。
500){this.resized=true;this.style.width=500;}">
真正的差分管脚电子性能
传统的测试利用单边测试通道采用伪差分模式来测试差分通道的被测器件。伪差分模式在差分驱动上的实时性及补偿的不稳定性被充分体现，为保证测试质量只能利用信号的正半或负半。而D－3208选件能够依靠它的真正差分管脚电子性能提高测试真实性。如下图所示：
500){this.resized=true;this.style.width=500;}">
在功能测试时，差分比较器是用补码方式，但在共模测试及正负信号测试时，应用不同比较器。额外的比较器用来测试信号强度，同选件上的时间测量单元一起就可以测试波形完整性参数以及共模信号的幅度。Receive Jitter Tolerance Testing接受端Jitter公差测试
测试器件接收器的抖动偏差是一个非常重要的测试需求。D－3208选件与一些特定电路一起，能够利用直接时间合成技术来程序控制正弦波，三角波，伪随机波或其他任意抖动波形的总量，驱动到D－3208里基于管脚理论的驱动沿上，进行抖动偏差的测试。直接时间合成技术提供了一种比负载板上用一个简单被动滤波器方式更加有效的抖动偏差测试方法。
500){this.resized=true;this.style.width=500;}">
领先业界的测试精度
D－3208选件提供在所有管脚和整个系统内部具有＋/－30ps的边沿放置精度。这一无可比拟的性能进一步加强了Sapphire系统的优势，帮助客户在工程分析时提高器件的特征分析能力，到生产过程中提高产品的良品率。
源同步总线测试
D－3208选件利用Crednece专利的源同步选通测试系统结构，能为Sapphire系统提供业界领先的包括源同步，数据选通应外等总线测试性能。另外，D3208选件可利用内部分布的数据选通信号来以与同周期源信号同步方式工作，或者各仪器可以利用外部源同步选通信号驱动来校正源同步时钟信号的相位。
基于仪器协议的扩展总线接口
D－3208可以根据需要交换模式，既可以用作普通的高速源同步数字测试仪器，也可以用作带时钟嵌入信号协议器件的测试仪器。因此，系统中的D－3208选件可以根据实际的测试需要实现完全不同的功能的仪器。基于仪器协议的扩展总线接口展选件能提供以下几种不同功能：
眼图中心定位：在训练序列中，D－3208的接收通道自动搜索用户定义的比特流来决定每个通道优化的UI（眼图中心）选通点。作为眼图中心定位流程的一部分，抖动测试的柱状图完成了，进而能快速进行总抖动测试的过和不过的进行。
边沿跟踪：时钟数据恢复是功能强大的基于管脚序列的（Sequencec-per-pin）时序系统利用相位插入技术来完成的。
符号校正：在测试程序里定义的专门符号，可以在器件的输入数据流中搜索此符号来确定和辨认符号边界。这样在帧对齐之前到达的比特流可以丢弃不用。
符号的忽略：许多协议会定义一个"空闲"并可以跳过的规则序列来保持发送器和接收器之间的同步和锁定。因此需要符号忽略的功能把这种符号从数据流中过滤出来。
不一致性处理：需要编码方法利用不一致性来保持差分线上直流分量的平衡。不幸的是，这就意味着许多预期的数据符号可能以以下一种形式出现：正不一致性或负不一致性。基于仪器协议的扩展总线接口选件能自动应对这种要求。
同时适合工程验证和量产测试的需求
正是因为拥有上述独特的优点，已经有超过100套的D－3208成功应用在工程验证和量产测试中。治具功能治具ICT治具测试治具工装夹具喷油铜模ict在线测试仪过炉治具过锡炉治具工装治具LED支架LED框架LED支架厂LED導線架LED支http://www.zhijv.com/news1/14.htm
订阅：
博文 (Atom)